近年来，随着半导体工艺技术迭代更新速度放慢，加上先进工艺的成本大幅度上升，不少人认为传统上的摩尔定律已经不存在了，比如英伟达创始人兼首席执行官黄仁勋。英特尔首席执行官帕特-基尔辛格（Pat Gelsinger）在去年的一场公开活动中，也承认摩尔定律的周期已放缓至三年，实际上已大大落后于原来的速度。

据TomsHardware报道，MonolithIC 3D首席执行官Zvi Or-Bach早在2014年就提交了一份分析报告，显示每个晶体管成本在28nm时代就已停止下降。近期谷歌的Milind Shah验证了这种说法，指出28nm以后1亿个晶体管的单位实际成本其实是略有上升，并没有变得便宜，之后各个制程节点迭代之间基本持平。

很长时间以来，业界一直担心新的制程节点的单位晶体管成本回报递减，因为制造更先进的芯片需要更好的技术，晶圆厂也需要更复杂的设备，成本也是不断上涨，现在要建造一座具备尖端半导体技术的晶圆厂，成本大概在200亿到300亿美元之间。芯片设计公司和制造商尝试通过其他方法来解决这个问题，比如利用小芯片设计和2.5/3D封装等创新技术来增加晶体管数量，像AMD的EPYC系列处理器就是一个成功的例子。

事实上，情况可能不是那么简单：首先多芯片设计往往比单芯片更耗电，对于小型移动设备来说不是一个好的选择；其次，多芯片集成也是一项艰巨的工程任务，同样会增加成本；最后，先进封装的成本很高，现阶段产能也是一个问题。虽然成本没有降低，但先进工艺加上分解设计，对芯片发展仍然很有意义。

根据Wired的报道，在峰会演讲中包括Jim Keller在内的多位芯片设计大拿都有参加，其中有关摩尔定律的演讲却是众人的关注点。在演讲中，Jim Keller称他并不拘泥于定律本身，他更关注的是物理和抽象理论。摩尔定律是数百万人共同维护的幻觉。

所以当不拘泥于单纯的摩尔定律后，提升芯片性能还有更多的办法。如目前英特尔在极紫外光刻（EUV）方面的努力，同时基于纳米线的更小晶体管也预计在不久后到来。英特尔还在尝试其他方法，比如将芯片垂直构建（3D堆叠）技术，通过这种方法缩短芯片之间的距离并降低功耗。他们已经找到方法，使用英特尔10nm工艺实现提升50倍晶体管密度的方法。

今年一月，英特尔推出了Lakefield芯片，展示了英特尔的Foveros 3D封装工艺，可以在小空间中实现更多的计算能力。而制造更快的计算机，这是Jim Keller最想做的事情。

作为一位久经考验的芯片设计师，Jim Keller完成过众多出色芯片的设计工作，对芯片的发展也有自己的见解。在摩尔定律提出的54年里，计算机的发展也引领了世界的发展，所以我们需要更快的计算机，同时摩尔定律也需要再次发展。

Techinsights日前就以联想Ideapad 330中的Core i3-8121处理器为例分析了英特尔的10nm工艺，详细报告还没有发布，他们只公布了部分数据，英特尔的10nm工艺主要创新如下：

·逻辑晶体管密度达到了100.8MTr/mm2，也就是每平方毫米1亿个晶体管，晶体管密度是14nm工艺的2.7倍多。

英特尔之前公布的自家14nm工艺特点

·10nm FinFET使用的是第三代FinFET晶体管工艺技术

·10nm工艺的最小栅极距（gate pitch）从之前的70nm缩小到了54nm。

·10nm工艺的最小金属间距（metal pitch）从之前的52nm缩小到了36nm。

英特尔10nm工艺亮点：

·与现有10nm及即将问世的7nm工艺相比，英特尔10nm工艺具有最好的间距缩小指标

·在后端制程BEOL中首次联合使用金属铜及钌，后者是一种贵金属

·在contact及BEOL端使用了自对齐曝光方案（self-aligned patterning scheme）

设计亮点：

·通过6.2-Track高密度库实现了超级缩放（Hyperscaling ）

·Cell级别的COAG（Contact on active gate）技术

关于英特尔的10nm工艺优势，之前我们也介绍过，而且英特尔CEO科赞奇也解释过他们的10nm工艺为什么难产的问题，一大原因就是他们的10nm工艺指标定的太高了，10nm工艺100MTr/mm2的晶体管密度实际上跟台积电、三星的7nm工艺差不多，性能指标是很好的，但遇到了良率这样的问题，所以量产时间上要比其他两家落后两年多。

由于结构更简单等原因，每一代新工艺中研发人员往往会使用SRAM芯片做试点，谁造出的SRAM芯片核心面积更小就意味着工艺越先进，此前的记录是三星在今年2月份的国际会议上宣布的6T 256Mb SRAM芯片，面积只有0.026mm2，不过IMEC上周联合Unisantis公司开发的新一代6T 256Mb SRAM芯片打破了这个记录，核心面积只有0.0184到0.0205mm2，相比三星的SRAM微缩了24%。

面积能大幅缩小的原因就在于使用了新的晶体管结构，Unisantis与IMEC使用的是前者开发的垂直型环绕栅极（Surrounding Gate Transistor，简称SGT）结构，最小栅极距只有50nm。研究表明，与水平型GAA晶体管相比，垂直型SGT单元GAA晶体管面积能够缩小20-30%，同时在工作电压、漏电流及稳定性上表现更佳。

目前IMEC正在跟Unisantis公司一起定制新工艺的关键工艺流程及步骤，通过一种新颖的工艺协同优化DTCO技术，研发人员就能使用50nm间距制造出0.0205mm2的SRAM单元，该工艺能够适用于未来的5nm工艺节点。

此外，该工艺还能使用EUV光刻工艺，减少工艺步骤，从而使得设计成本与传统FinFET工艺相当。

之前一名前AMD员工的履历上曝光了AMD 14nm工艺显卡的核心面积——232mm2意味着这款显卡不会是旗舰级核心，与AMD所说的Polaris显卡首先用于中端显卡相符。不过光知道核心面积也没啥意义，恰好AMD市场总监Chris Hook与AMD显卡部门老大Raja Koduri在推特上一唱一和回答推友提问，二人用各种辣椒隐喻，Hook提到了“8-methyl-N-vanillyl-6-nonenamide”（8甲基-N-香草基-6-壬烯酰胺）

这是什么鬼？虽然小编是化工专业的，但这么枯燥的东西早还给老师了，搜索了一下才知道说的是天然辣椒素，不过这跟显卡还是没有关系啊，所以很多人就从8、6两个数字入手猜测这是暗示Polaris核心有86亿晶体管。

假设这个YY是正确的，再结合之前232mm2的核心面积，算起来Polaris显卡的晶体管密度是28nm工艺Fiji核心的2.5倍左右，也是说新工艺下晶体管密度翻了一倍多。

对于这个计算，我们无法从官方取得证据，不过Intel之前公布14nm工艺时给出过一些数据，其14nm工艺的核心面积大约只有22nm工艺的0.54倍左右，考虑到对比的工艺还不是GPU核心同级别的28nm工艺，这么看起来14nm FinFET工艺相比28nm工艺晶体管密度翻倍还是很有可能的。

此前NVIDIA的GP100核心曝光时也有消息称其晶体管总数达到了恐怖的170亿，不过这种高性能核心的的面积也不低，据说也是GM200同级别的600mm2，而后者的晶体管数量是80亿，算起来TSMC的16nm FinFET工艺晶体管密度也要翻倍了。

苹果在发布会上也只是简单介绍了A8处理器的部分信息，已知的有20nm工艺，20亿晶体管，核心面积比A7缩小了13%，换算过来差不多是87mm2，这个面积跟NVIDIA的Tegra 4大约80mm2的面积差不多了，要比Tegra K1、骁龙800以及海思麒麟920处理器约120mm2的面积都要小得多。

TSMC的20nm工艺目前还没多少厂商使用，苹果应该是第一家量产、以后也会是最大的客户，同级别的工艺只有Intel的22nm 3D晶体管工艺了，以Core i7-4770K和AMD的A10-7850K为例，4770K核心面积177mm2，晶体管数量14亿，AMD的A10-7850K使用的则是GF 28nm SHP工艺，核心面积245mm2，晶体管数量24.1亿，对比之下A8的晶体管密度明显要高于Core i7-4770K以及AMD APU了。

纵然不同晶圆厂的工艺不同，直接对比意义不大，但这多少都能反映出厂商的技术实力，至少在移动处理器方面，苹果A8处理器是其他厂商望尘莫及的。

去年的A7处理器

目前还缺少A8处理器的详细信息，不过从苹果官网给出的信息来看，其CPU性能相比A7提升了25%，GPU性能则提升了50%，猜测是从之前的PowerVR G6430 GPU升级到了最顶级的PowerVR G6650，从MP4变成了MP6配置了，GPU核心提升了正好50%。

另外，如果对比A8与A7上封装的内存编号，二者的内存都是K3PE7E700FXG，这是三星的LPDDR2内存，容量是1GB的，虽然1GB内存已经是确认的了。

　　最近，LG为了让大家好好感受下当年调频的“乐趣”，推出了一款32英寸复古液晶电视，型号是32LN630R。这款电视模仿70年代晶体管电视机，在右边加入了调频和音量旋钮以及大面积的喇叭。

图片来自Engadget

　　当然，在这个年代，LG可不会真的用回当年的晶体管技术和大砖头外观，这款电视机搭载了32英寸1080p IPS屏，采用美观的白色机身和四脚支架设计，另外还带USB HUB和MHL视频传输功能。（遥控呢……）

　　现在这款“型英帅靓正”的LG 32LN630R已经在韩国上市，不过售价高达840000韩元（约4590元人民币）。如果这款复古电视机在国内开卖，你舍得花46寸大电视的价钱买回来吗？

　　制程工艺越小，芯片面积就越小，能耗就越低，这是目前被芯片制造行业普遍认同的“真理”。目前英特尔正在发展22nm工艺，预计在2015年就能发展到10nm工艺。不过硅打造的晶体管存在一个10nm的理论极限，继续发展下去的空间并不大。但是碳纳米管可以突破这个极限，而且在降低能耗的表现上会有出人意料的表现。

　　当然，目前碳纳米管晶体管技术仍然处于早期阶段，很多技术难题尚未解决，其中最主要的障碍是任何谈混合金属都会导致晶体管短路，因此目前技术可以生产单个晶体管，但仍然无法形成复杂的逻辑电路。但不管如何，碳纳米管晶体管技术的出现，也是一个重大的突破。

　　目前暂未明确增加的晶体管主要用于增强Ivy Bridge处理器的哪一部分，不过从已有资料来看，Ivy Bridge的处理器架构相比Sandy Bridge改变不大，不过图形核心则有较大的进步，相信增加的晶体管就是用于改良处理器的图形性能。同时，由于这种改变比单纯的制程进步要好一些，英特尔将这个原本属于“Tick-Tock”路线图中“Tick”的一步称为“Tick+”。

　　消息还称，Ivy Bridge相比Sandy Bridge在内存和超频方面有一定改进，例如移动版Ivy Bridge支持DDR3L（低电压版DDR3）内存、支持的最大内存频率从2133MHz上升至2800MHz、CPU最大倍频提升至63、修改倍频后只需执行寄存器写入操作而不需要重启等。至于Ivy Bridge的发布时间，消息中并无提及。

　　消息来源：[AnandTech]