E X P
本文约 670 字,马上就好…
  • 编辑
  • 评论
  • 标题
  • 链接
  • 查错
  • 图文
  • 拼 命 加 载 中 ...

    AMD一直在为RDNA 2显卡做准备,但对于具体的发布时间,官方只表示会在年内发布,没有给出具体时间。最近在某论坛上面,有疑似板卡厂商内部人士透露了一点关于RDNA 2和RDNA 3的消息。

    这位消息人士称,目前RDNA 2显卡尚未有单,应该是还没有进入生产阶段,最快也要到11月才有实物。第一部分最后一句“帮人打工的命运”指的应该是在主机端中被集成。

    RDNA 2目前没有2.5D Type,意思就是它目前还没有2.5D封装的版本,2.5D封装在目前一般用于将HBM内存和核心封到一块儿去,比如台积电的CoWoS就是典型的2.5D封装技术。

    关于RDNA 2 GPU的制程,消息人士表示首发的大核心应该用台积电N7+,不过这里的N7+指的是N7 EUV还是N7P我们暂且蒙在鼓里,而只有小妹才赶得上用更新的制程,这里他故意卖了个关子,考虑到成本和台积电制程路线图,我个人认为这里可能是指N6。

    最后他还给出了关于神秘的RDNA 3的相关消息,称RDNA 3将会是GPU自古未有之大革新,并给出了两点提示,一点是RDNA 3会用一组工艺,另一点暗示就很明显了:Zen 2。我们知道在Zen 2上面,AMD引入了Chiplet设计,也就是多芯片设计。这也就是说,RDNA 3也有可能会引入多芯片方案。

    在制程工艺继续爬升的现在和未来,用高阶新工艺生产大面积芯片将面临着成本和良率的双重问题,此前有传闻称NVIDIA将会在Ampere的下一代GPU,Hopper上面引入多芯片方案,而现在又有人指出RDNA 3也会采用多芯片设计,殊途同归啊。

    从以上的消息来看,AMD内部对RDNA 2的信心可能不足,这也是RDNA 2显卡最早也要到11月份才面世的一个原因。发布时间应该会早于11月,毕竟他们说过会在新主机推出前发显卡,但实际开卖应该会晚一些了。

    ×
    热门文章
    1九州风神AS500 PLUS风冷散热器评测:冷酷单塔、高效静音
    2希捷专为Xbox开发的小型SSD现已支持预售:但价格昂贵 1TB需要220美元
    3虽然没大变化,但iOS 14.0.1可能才是你iPhone的秋天第一次软件更新
    4芝奇推出两套CL16低时序内存套装,一套4000MHz 16GB*2,一套4400MHz 8GB*2
    5一次过满足你无线游戏的三大需求,雷蛇推HyperSpeed耳机、鼠标、键盘
    6先马240一体式水冷冰虹240A新品上市:仅售299元,四色定彩灯光、八极马达
    7微软Bing应用数据库或遭泄露,多达1亿条搜索纪录被截取
    8RTX 3080对机箱散热体系有何影响
    9九州风神AS500 PLUS风冷散热器评测:冷酷单塔、高效静音^2
    已有 45 条评论,每一条合规评论都是对我们的褒奖。
    • 游客 08-07 18:36

      垃圾卡今年没戏了,哈哈哈哈
      大快人心

      支持(0)  |   反对(0)  |   举报  |   回复

      45#

    • 游客 08-07 16:13

      游客

      rdna2还没上,就开始画3的大饼了么?
      08-07 11:01
    • 支持(0)  |   反对(0)  |   举报  |   回复
    • 画饼还是Intel7nm比较厉害,amd就是弟弟

      支持(0)  |   反对(0)  |   举报  |   回复

      44#

    • 游客 08-07 11:01

      rdna2还没上,就开始画3的大饼了么?

      支持(0)  |   反对(0)  |   举报  |   回复

      43#

    • cnwjlb2019教授 08-06 17:48  加入黑名单

      cnwjlb2019 教授

      PCIE5.0带宽还是太低,PCIE5.0 X16双向带宽也才128GB/s,而80CU RDNA2对带宽的需求是这个带宽的6倍以上。实际上80CU RDNA2的gpu用锐龙4000系列APU同款制程仅需300多平方毫米,这个面积的gpu良品率不低
      08-06 17:42
    • 支持(0)  |   反对(0)  |   举报  |   回复
    • 然后明年或者后年的RDNA3用的是5nm制程,晶体管比7nm翻倍,搞160CU还能保持300多平方毫米

      支持(0)  |   反对(0)  |   举报  |   回复

      42#

    • cnwjlb2019教授 08-06 17:42  加入黑名单

      LuluEh 教授

      也难说的,按照路线,RDNA3的MCM方案有可能直接内部总线使用PCIE5.0呢,这样算来带宽问题也不大。
      08-06 13:43
    • 支持(0)  |   反对(0)  |   举报  |   回复
    • PCIE5.0带宽还是太低,PCIE5.0 X16双向带宽也才128GB/s,而80CU RDNA2对带宽的需求是这个带宽的6倍以上。实际上80CU RDNA2的gpu用锐龙4000系列APU同款制程仅需300多平方毫米,这个面积的gpu良品率不低

      支持(0)  |   反对(0)  |   举报  |   回复

      41#

    • 游客 08-06 16:41

      LuluEh 教授

      也难说的,按照路线,RDNA3的MCM方案有可能直接内部总线使用PCIE5.0呢,这样算来带宽问题也不大。
      08-06 13:43
    • 支持(0)  |   反对(0)  |   举报  |   回复
    • pcie5.0带宽比显存带宽都还低一个数量级
      根本不可能满足核心内se互联和缓存访问的带宽需求

      支持(0)  |   反对(0)  |   举报  |   回复

      40#

    • LuluEh教授 08-06 13:43  加入黑名单

      cnwjlb2019 教授

      cpu可以搞i/o模块分离主要原因是cpu对内存带宽不敏感,对单线程性能提升明显比多线程性能提升重要,所以可以搞大三级缓存,否则这部分晶体管拿来多安排4个cpu核心不香?
      08-05 18:24 已有1次举报
    • 支持(0)  |   反对(1)  |   举报  |   回复
    • 也难说的,按照路线,RDNA3的MCM方案有可能直接内部总线使用PCIE5.0呢,这样算来带宽问题也不大。

      支持(0)  |   反对(0)  |   举报  |   回复

      39#

    • 游客 08-06 11:19

      cnwjlb2019 教授

      现阶段搞gpu MCM为时过早,集中资源攻克流处理器性能衰减问题才是重点
      08-06 09:28 已有1次举报
    • 支持(0)  |   反对(2)  |   举报  |   回复
    • 三家内部早研究好几年 英特早抢先了

      已有1次举报

      支持(1)  |   反对(0)  |   举报  |   回复

      38#

    • 洋仔小次郎大学生 08-06 11:14  加入黑名单

      cnwjlb2019 教授

      现阶段搞gpu MCM为时过早,集中资源攻克流处理器性能衰减问题才是重点
      08-06 09:28 已有1次举报
    • 支持(0)  |   反对(2)  |   举报  |   回复
    • MCM主要是解决大核心成本的问题,核心越来越大 良率减小,大核心提升越来越困难

      支持(0)  |   反对(0)  |   举报  |   回复

      37#

    • cnwjlb2019教授 08-06 09:28  加入黑名单

      洋仔小次郎 大学生

      大胃王已经说过了,MCM对于GPU实现极其困难,什么RDNA3实现MCM想多了
      08-06 08:00
    • 支持(0)  |   反对(0)  |   举报  |   回复
    • 现阶段搞gpu MCM为时过早,集中资源攻克流处理器性能衰减问题才是重点

      已有1次举报

      支持(0)  |   反对(2)  |   举报  |   回复

      36#

    • 洋仔小次郎大学生 08-06 08:00  加入黑名单

      大胃王已经说过了,MCM对于GPU实现极其困难,什么RDNA3实现MCM想多了

      支持(0)  |   反对(0)  |   举报  |   回复

      35#

    • LuluEh教授 08-05 21:29  加入黑名单

      拾人牙慧 教授

      我听说,硅晶圆用8个9纯度的硅,而不用更高的,是为了平衡成本和收益,昂贵的更高纯度,换来良品率过高没有意义,毕竟大量残次品可以降级卖出去,市场上也需要低端产品。
      那么现在良率已经极大制约高性能GPU大核心的制造了,在这些高价值产品上,为什么还不开始使用9个9纯度的硅进行光刻呢?
      08-05 16:10
    • 支持(2)  |   反对(0)  |   举报  |   回复
    • 你怎么知道人家没用9个9来制造高端产品呢?

      支持(1)  |   反对(0)  |   举报  |   回复

      34#

    • cnwjlb2019教授 08-05 18:24  加入黑名单

      cnwjlb2019 教授

      如果IF总线速度提升10倍,那确实可以这样做,否则总线带宽就是严重的瓶颈
      08-05 17:55 已有1次举报
    • 支持(5)  |   反对(1)  |   举报  |   回复
    • cpu可以搞i/o模块分离主要原因是cpu对内存带宽不敏感,对单线程性能提升明显比多线程性能提升重要,所以可以搞大三级缓存,否则这部分晶体管拿来多安排4个cpu核心不香?

      已有1次举报

      支持(0)  |   反对(1)  |   举报  |   回复

      33#

    • 游客 08-05 18:16

      N6是N7P改进而已,都不是EUV

      支持(0)  |   反对(2)  |   举报  |   回复

      32#

    • cnwjlb2019教授 08-05 17:55  加入黑名单

      LuluEh 教授

      RDNA3终于要上MCM了?可喜可贺。
      AMD在CPU上实现了MCM后,终于要在GPU上搞了
      大胆猜测下。
      应该跟ZEN2的CHIPLET架构类似,把GDDR控制器等IO部分提取出来单独做个IODIE,剩下的CU部分就用小核心了。
      08-05 15:13
    • 支持(2)  |   反对(0)  |   举报  |   回复
    • 如果IF总线速度提升10倍,那确实可以这样做,否则总线带宽就是严重的瓶颈

      已有1次举报

      支持(5)  |   反对(1)  |   举报  |   回复

      31#

    • 拾人牙慧教授 08-05 16:10  加入黑名单

      我听说,硅晶圆用8个9纯度的硅,而不用更高的,是为了平衡成本和收益,昂贵的更高纯度,换来良品率过高没有意义,毕竟大量残次品可以降级卖出去,市场上也需要低端产品。
      那么现在良率已经极大制约高性能GPU大核心的制造了,在这些高价值产品上,为什么还不开始使用9个9纯度的硅进行光刻呢?

      支持(2)  |   反对(0)  |   举报  |   回复

      30#

    • LuluEh教授 08-05 15:13  加入黑名单

      RDNA3终于要上MCM了?可喜可贺。
      AMD在CPU上实现了MCM后,终于要在GPU上搞了
      大胆猜测下。
      应该跟ZEN2的CHIPLET架构类似,把GDDR控制器等IO部分提取出来单独做个IODIE,剩下的CU部分就用小核心了。

      支持(2)  |   反对(0)  |   举报  |   回复

      29#

    • 游客 08-05 14:24

      RDNA3出来前,又会有新闻,AMD对RNDA3信心不足,RNDA4有重大变革=。=

      支持(6)  |   反对(0)  |   举报  |   回复

      28#

    • 游客 08-05 14:23

      游客

      一看就知道是弯弯的阴间论坛。
      要是那也能信,CHH岂不是官方指定唯一发布渠道?
      08-05 09:58 已有3次举报
    • 支持(10)  |   反对(3)  |   举报  |   回复
    • 那是因为农企在上海有个搞驱动的部门,当然能收点一手的料,好听点说是技术不错,难听点说就是码农。。。农企的驱动你没眼看么。 ...

      支持(1)  |   反对(0)  |   举报  |   回复

      27#

    • 游客 08-05 14:08

      RDNA 3有重大变革,就乎AMD即将倒闭
      老人不用
      小孩不用
      年轻人不用

      支持(12)  |   反对(0)  |   举报  |   回复

      26#

    • 游客 08-05 14:03

      游客

      Chiplet是一种模块化结构,可是GPU本来就是模块化的啊
      08-05 13:31
    • 支持(0)  |   反对(0)  |   举报  |   回复
    • 封装级别 还是芯片级别没搞懂吗

      支持(0)  |   反对(0)  |   举报  |   回复

      25#

    • 游客 08-05 13:31

      Chiplet是一种模块化结构,可是GPU本来就是模块化的啊

      支持(0)  |   反对(0)  |   举报  |   回复

      24#

    • gmhp博士 08-05 13:02  加入黑名单

      视频转码解码比NV差太多了,估计难追

      已有1次举报

      支持(1)  |   反对(1)  |   举报  |   回复

      23#

    • cnwjlb2019教授 08-05 12:57  加入黑名单

      游客

      两个大核再合并?MCM就能做的事为毛搞辣么复杂?产能紧张,投片也很贵的,即使按摩店股价飞涨也不会搞这种脱裤子放屁的事
      08-05 12:33
    • 支持(0)  |   反对(0)  |   举报  |   回复
    • gpu芯片内部搞多核心可以轻松搞定互联带宽和延迟,而芯片外部多核心就是传统的SLI/交火,依赖驱动程序和游戏适配把渲染画面任务分配。如果是简单把几个gpu芯片封装到一个PCB上,解决多gpu互联带宽和延迟问题就非常消耗资源,需要浪费大量晶体管在互联总线模块上

      已有1次举报

      支持(2)  |   反对(1)  |   举报  |   回复

      22#

    • cnwjlb2019教授 08-05 12:48  加入黑名单

      游客

      两个大核再合并?MCM就能做的事为毛搞辣么复杂?产能紧张,投片也很贵的,即使按摩店股价飞涨也不会搞这种脱裤子放屁的事
      08-05 12:33
    • 支持(0)  |   反对(0)  |   举报  |   回复
    • MCM可没有你想的那么简单,多芯片互联的瓶颈就是带宽以及延迟,Zen2把i/o模块分离就已经导致了内存延迟涨了几十ns,靠大三级缓存才抵消了影响,IF总线频率和内存时序对游戏帧率影响远大于cpu频率。4.5GHz Zen2 cpu(1066MHz IF总线+2133内存)游戏帧率不如3.5GHz Zen2 cpu(1900MHz IF总线+3800内存)

      已有2次举报

      支持(3)  |   反对(1)  |   举报  |   回复

      21#

    • cnwjlb2019教授 08-05 12:33  加入黑名单

      cnwjlb2019 教授

      多芯互联对于3D显卡来说时候未到,5nm制程才是重点,台积电的数据是每平方毫米1.8亿晶体管,是代工5700XT所用制程密度的4倍多,同样250平方毫米足够堆450亿晶体管,对于RDNA架构搞12800sp都够了关键还是如此高效利用晶体管。
      08-05 12:27 已有1次举报
    • 支持(0)  |   反对(1)  |   举报  |   回复
    • 如何让12800sp发挥出应有的性能是重中之重,做不好的话就会导致严重的效率下滑,比如2080ti以1.5倍2080的流处理器仅仅取得1.15~1.25倍的游戏帧率,这就是效率严重衰退。

      已有1次举报

      支持(5)  |   反对(1)  |   举报  |   回复

      20#

    • 游客 08-05 12:33

      cnwjlb2019 教授

      RDNA2架构的big navi实际上就是芯片内部双核心,类似手机soc中的MP方案,比如麒麟990的A76MP16,而定位中端的麒麟810是G52MP6。
      08-05 11:19 已有1次举报
    • 支持(0)  |   反对(1)  |   举报  |   回复
    • 两个大核再合并?MCM就能做的事为毛搞辣么复杂?产能紧张,投片也很贵的,即使按摩店股价飞涨也不会搞这种脱裤子放屁的事

      支持(0)  |   反对(0)  |   举报  |   回复

      19#

    • cnwjlb2019教授 08-05 12:27  加入黑名单

      拾人牙慧 教授

      必须搞好多芯互联啊,单芯越来越力不从心,提升困难啊,费老劲老成本了堆了个大核心,售价高的要死,效果也就一般般。
      08-05 12:04 已有1次举报
    • 支持(2)  |   反对(0)  |   举报  |   回复
    • 多芯互联对于3D显卡来说时候未到,5nm制程才是重点,台积电的数据是每平方毫米1.8亿晶体管,是代工5700XT所用制程密度的4倍多,同样250平方毫米足够堆450亿晶体管,对于RDNA架构搞12800sp都够了关键还是如此高效利用晶体管。

      已有1次举报

      支持(0)  |   反对(1)  |   举报  |   回复

      18#

    • zerg_hzc大学生 08-05 12:22  加入黑名单

      “自古未有之大革新”估计就像Zen 2的多芯片封装吧,但是这种技术以前voodoo5的时候就用过了,虽然不是封装成一片芯片,但是不就是一张卡上有多个核心么,关键还是如何协同运行的问题,驱动很重要啊

      支持(1)  |   反对(0)  |   举报  |   回复

      17#

    • 拾人牙慧教授 08-05 12:04  加入黑名单

      必须搞好多芯互联啊,单芯越来越力不从心,提升困难啊,费老劲老成本了堆了个大核心,售价高的要死,效果也就一般般。

      已有1次举报

      支持(2)  |   反对(0)  |   举报  |   回复

      16#

    加载更多评论

    我来评论
    为你推荐