三星在去年年初就宣布他们攻克了3nm工艺的关键技术GAAFET全环绕栅极晶体管工艺，预计会在2022年正式推出这种工艺，目前关于此工艺的消息甚少，tomshardware报道说三星在IEEE国际集成电路会议上，三星公布了3GAE工艺的一些细节。
GAAFET其实有两种，一种是使用纳米线作为电子晶体管鳍片的常见GAAFET，另外一种则是以纳米片形式出现的较厚鳍片的多桥通道场效应电子晶体管MBCFET。两种都在栅极材料所在侧面上围绕沟道区，纳米线与纳米片的实现方式很大程度上取决于设计，一般而言都用GAAFET来描述两者。
GAAFET其实早在1988年就出现了，这种晶体管的结构使得设计人员可以通过调节晶体管通道的宽度来精确地对其进行调谐，以实现高性能或低功耗。较宽的薄片可以在更高的功率下实现更高的性能，而较薄/较窄的薄片可以降低功耗和性能。在FinFET上实现类似的设计时，工程师必须使用额外的鳍来改善性能。但是在这种情况下，晶体管通道的“宽度”只能增加一倍或两倍，精度不是很好，有时效率很低。
三星表示，与7LPP工艺相比，3GAE工艺可在同样功耗下让性能提高30%，同样频率下能让功耗降低50%，晶体管密度最高可提高80%。
三星展示了首个使用MBCFET技术的SRAM芯片，这个256Gb芯片的面积是56mm2，与现有芯片相比这个用MBCFET技术的写入电压降低了230mV，可见MBCFET确实能让降低功耗。
SRAM其实是比较简单的芯片，目前还没有见到三星能用这种技术生产复制芯片的能力，但相信给些时间三星就能解决这问题，预计3nm MBCFET制程会在2022年投产。
阿白_CJe99初中生 03-16 16:29 | 加入黑名单
到2纳米节点以后，接近物理极限。得靠芯片先进封装技术降低SOC功耗,未来SOC会集成内存与闪存，提高性能，不是传统意义上的逻辑芯片，属于逻辑+记忆体芯片的融合芯片。而台积电与台湾芯片短板，记忆体内存与闪存技术落后很多。意味苹果A18芯片后，苹果要先购买三星/海力士等记忆体芯片，交给台积电将其封装到苹果SOC内部。这涉及到一个问题，台积电芯片最终封装涉及到良率问题，一旦整个芯片报废，意味着内部三星/海力士记忆体芯片报废，最终成本得台积电与苹果集体买单。而三星就不存在这个问题，三星封装自家记忆体芯片，最终良率对三星而言完全属于内部良率，内部消化吸收，成本自然比苹果先购买三星/海力士记忆体芯片，然后提供给台积电封装要低很多。在三星在先进封装领域可能全面超越台积电，最终苹果可能下单三星大部分，毕竟资方低价是没有办法拒绝的...结论：台积电不是神话，未来三星可能是挑战其霸主位置的黑马。 ...
支持(2) | 反对(0) | 举报 | 回复
13#
阿白_CJe99初中生 03-16 16:23 | 加入黑名单
给台积电与三星半导体工艺未来进展来一个预测
如果三星能在2022年6月-2023年1月量产GAAFET 3纳米，则意味三星3纳米节点追上台积电：功耗方面三星 GAAFET 3纳米领先台积电FinFET 3纳米， 毕竟GAAFET 架构物理特性优势摆在哪里，密度方面台积电FinFET 3纳米可能领先三星 GAA 3纳米，而对于手机厂商苹果高通等更关注SOC主频性能与功耗，手机SOC面积本来就小，落后5-20%可以忽略不计。如果3纳米三星如期量产，接下来2纳米节点，三星已经比台积电提前一代量产GAAFET 架构芯片...到2纳米节点以后，接近物理极限。
支持(2) | 反对(0) | 举报 | 回复
12#
阿白_CJe99初中生 03-16 15:48 | 加入黑名单
三星客户高通/IBM等实践少，自然产业化进度比台积电慢半拍。三星7纳米节点比台积电落后一年，高通855/865转到台积电7纳米，三星14/10纳米比台积电领先半年，所以高通820/835/845是三星代工。三星5纳米比台积电落后半年左右。三星3纳米可能领先或者落后台积电3纳米半年，取决于苹果A16 2022年是用台积电4纳米还是3纳米。不过三星3纳米用的是GAAFET，而台积电3纳米用是FinFET，台积电3纳米架构难以控制漏电，功耗不如三星GAA 3纳米。结论：3纳米时间节点上三星已经追平台积电。别忘了2015年三星靠全球首款FinFET三维架构的14纳米猎户座7420，打得台积电平面架构20纳米高通810毫无还手之力。谁说台积电不可战胜？
台积电与台湾芯片真像台湾新闻吹的那么牛，为啥记忆体方面：闪存与内存技术，全面落后韩国三星与海力士，台湾华邦闪存与南亚内存目前有啥存在感？ ...
支持(2) | 反对(0) | 举报 | 回复
11#
阿白_CJe99初中生 03-16 15:30 | 加入黑名单
而晶体管电晶体闸极 间距每一个公司 不同，闸极间距最小是Intel＜台积电≈三星。
所以尽管intel10纳米栅极的线宽大于台积电与三星的7纳米，但intel晶体闸极间距＜台积电≈三星，所以最终芯片密度intel 10纳米≈台积电7纳米≈三星7纳米
目前主流FinFET架构芯片到5纳米以后，电晶体间距太近,接触面积变得很小，闸极电子通道无法完全锁住电子不穿过闸极，俗称漏电。这也是为啥A14 台积电5nm功耗不理想的原因，与闸极漏电有关。
而GAAFET将电子通道的四周都被栅极包围，接触面积增加4倍以上，闸极电子通道 能很好锁住电子不穿过闸极，漏电得到控制，同时驱动电压比FinFET降低，功耗降低。
GAAFET最早是三星提出的，率先应用到三星3纳米，台积电2纳米与intel 5纳米都会跟进GAAFET技术 ...
支持(2) | 反对(0) | 举报 | 回复
10#
hstjm2008教授 03-15 08:10 | 加入黑名单
已有2次举报支持(2) | 反对(2) | 举报 | 回复
9#
zhaoyun980博士 03-14 19:37 | 加入黑名单
至少还得等一年
支持(3) | 反对(0) | 举报 | 回复
8#
英特尔研究生 03-14 17:18 | 加入黑名单
明明三星每一代在技术上都很先进，不理解为什么还是打不过同代的台积电工艺
支持(6) | 反对(2) | 举报 | 回复
7#
狱彩真的很嗨美高中生 03-14 09:07 | 加入黑名单
已有2次举报支持(4) | 反对(1) | 举报 | 回复
6#
alex310110博士 03-14 04:37 | 加入黑名单
已有1次举报支持(0) | 反对(1) | 举报 | 回复
5#
QQ23870862终极杀人王 03-13 18:52 | 加入黑名单
三星技术还是很牛
已有5次举报支持(3) | 反对(11) | 举报 | 回复
4#
阿白_CJe99初中生 03-13 16:30 | 加入黑名单
3#
阿白_CJe99初中生 03-13 16:23 | 加入黑名单
已有8次举报三星14nm 率先量产苹果6S A9 算不上翻车 A9用的是三星14nm LPE而不是三星14nm LPP苹果向来是压缩成本，抠门出了名的。然后10nm 三星再次率先量产...高通835 845 很稳定。也就是台积电 7nm 领先三星 1年 但是高通 765G三星 7nm EUV功耗控制正常...高通888 三星5nm比台积电晚半年时间，小幅翻车，为啥小幅，因为不排除A78 X1与高通GPU 高频能耗比差的因素...
支持(4) | 反对(9) | 举报 | 回复
2#
Adonis教授 03-13 12:55 | 加入黑名单
三丧的工艺看看就好，到时候不知又坑了哪家。呵呵！
已有3次举报支持(15) | 反对(3) | 举报 | 回复
1#
提示：本页有 1 个评论因未通过审核而被隐藏