E X P
本文约 610 字,6 张图表,正努力加载…
  • 编辑
  • 评论
  • 标题
  • 链接
  • 查错
  • 图文
  • 拼 命 加 载 中 ...

    近期AMD发布了一项新专利,揭示了下一代芯片设计的细节。在这项专利里面,AMD解释了一颗有源小芯片,集成了高速缓存,用于多个GPU之间的桥接,可能会用在使用下一代RDNA 3架构的GPU和APU上。

    据VideoCardz的介绍,AMD的这颗主动式桥接芯片主要用于GPU芯片之间的高带宽互联,会拥有一个共享、统一的最后一级缓存(LLC),将提供跨芯片间通信的同步信号。LLC指的是L3缓存,在目前RDNA 2架构中,L3缓存被称为Infinity Cache(无限缓存)。由于芯片之间的通信都将通过这颗主动式桥接芯片进行,这需要访问各个GPU的显存通道,同时不依赖于单个芯片的缓存,可以确保多个GPU之间是连贯统一的,也减少了缓存瓶颈。这意味着显存可以作为一个单一的注册表进行寻址,从软件开发人员的角度来看,就不需要考虑芯片的特殊性了。

    1月份和4月份的相关专利表明,AMD将致力于将Chiplet模式的设计推向市场。不过不清楚现阶段是指向计算类型的CDNA架构,还是会用于面向游戏的RDNA架构。在传统图形渲染架构中,多GPU并行设计是一项复杂的任务,运行效率一直是一个问题。AMD的竞争对手英伟达,目前也在投资在MCM设计上,并将其应用在下一代GPU。受制于半导体工艺制造技术,未来采用Chiplet模式,将多GPU封装在一起,可能是一个发展趋势。

    目前AMD在RDNA 2架构上采用了Infinity Fabric和Infinity Cache两项技术,一旦使用主动式桥接芯片,有可能使用类似Infinity Bridge这样的命名方式。无论是Radeon还是Instinct系列GPU,未来可以看到这项技术的应用都是非常有趣的事情。

    ×
    已有 5 条评论,共 16 人参与。
    登录快速注册 后发表评论
    • 我匿名了  04-06 18:10

      首先带宽必须大且低消耗还有就看统一三缓数据一致性和延时怎么解决了

      支持(1)  |   反对(0)  |   举报  |   回复

      5#

    • QQ23870862终极杀人王 04-06 17:10    |  加入黑名单

      看来AMD彻底翻身了

      支持(2)  |   反对(0)  |   举报  |   回复

      4#

    • vigo93一代宗师 04-06 14:17    |  加入黑名单

      cnwjlb2019 教授

      你想太多了,怎么可能把CU部分单独封装成芯片,你看看文章中配图,显然是每个gpu芯片都有完整功能的,只是把显存控制器和L3缓存安排到一个主动式桥接芯片。Zen2和Zen3桌面版以及服务器版多芯片方案也是类似的设计,每个cpu芯片是完整功能的,但是把内存控制器以及PCIE通道等功能模块(相当于英特尔775平台的北桥)安排到一个I/O芯片
      5天之前
    • 支持(2)  |   反对(0)  |   举报  |   回复
    • 我说的是设想 当然一时半刻解决不了

      支持(0)  |   反对(2)  |   举报  |   回复

      3#

    • cnwjlb2019教授 04-06 13:28    |  加入黑名单

      vigo93 一代宗师

      能把cu单独封装成芯片然后并联 这样就不会遇到之前双芯显卡的交火效率问题了
      5天之前
    • 支持(3)  |   反对(1)  |   举报  |   回复
    • 你想太多了,怎么可能把CU部分单独封装成芯片,你看看文章中配图,显然是每个gpu芯片都有完整功能的,只是把显存控制器和L3缓存安排到一个主动式桥接芯片。Zen2和Zen3桌面版以及服务器版多芯片方案也是类似的设计,每个cpu芯片是完整功能的,但是把内存控制器以及PCIE通道等功能模块(相当于英特尔775平台的北桥)安排到一个I/O芯片

      支持(2)  |   反对(0)  |   举报  |   回复

      2#

    • vigo93一代宗师 04-06 10:45    |  加入黑名单

      能把cu单独封装成芯片然后并联 这样就不会遇到之前双芯显卡的交火效率问题了

      支持(3)  |   反对(1)  |   举报  |   回复

      1#

    登录 后发表评论,若无帐号可 快速注册 ,请留意 评论奖罚说明
    为你推荐