MIPS处理器曾经比ARM还要火，比ARM更早支持64位，也是安卓系统支持的三大指令集之一，2012年Imagination Technologies斥资1亿美元收购了MIPS公司，准备加强CPU业务，这样就能提供完整的CPU、GPU授权，不过Imagination Technologies在这方面并不算成功，在苹果放弃他们的PowerVR GPU授权之后，Imagination Technologies也把MIPS业务卖掉了，现在MIPS在Wave Computing公司手中。

目前Wave正式宣布即将开放MIPS架构（ISA），为全球的半导体企业、开发人员及高校提供免费的MIPS架构，供其开发下一代SOC。MIPS架构开放计划将为所有参与者免费提供最新的32位和64位 MIPS架构，且不产生架构授权费和版权费，同时也为所有MIPS架构的使用者提供其在全球范围内几百项现有专利的保护。

Wave将在2019年Q1对外公布关于MIPS架构开放的进一步信息，比如：授权信息细节、可下载MIPS架构（ISA）、支持机制以及如何加入MIPS架构开放计划等。

迄今为止, 已有85亿多片基于MIPS架构的芯片在数千种商业解决方案中交付使用。MIPS指令集开源对整个MIPS生态系统来说是好事，而对国内的公司来说可能也是一次机会，目前国内搞MIPS架构的主要有君正、龙芯，龙芯之前是一次性买断了MIPS指令集授权，然后自己开发、扩展指令集，但是这样做有个很大的问题就是生态系统不容易建立，目前的环境下只靠龙芯自己去推动龙芯生态系统的建设是不可能的，而没有生态系统，处理器无论多先进都是没用的。

12月11日会具备一次前瞻性的架构活动，不过这只是一场小型活动，仅邀请了几家媒体，会议上可与Intel的工程师与技术人员近距离接触，具体会说些什么现在还不太清楚，不过Hothardware发了一张现场的图片，随后又删除了，但是手快的人早就保存下来了。

从曝光的图片来看，英特尔展示的平台代号为Sunnycove，处理器信息没公布，不过公认为是10nm工艺的Ice Lake处理器。按照英特尔之前公布的消息，Ice Lake是第二代10nm工艺，而且是架构升级的Tock节点，现在英特尔展示的主要是Ice Lake在加密解密方面的内容，这个处理器具备全新的ISA指令集，包括Vector-AES及SHA-NI，架构创新之处主要是加速大多数常见的加密算法，其中7-Zip性能提升了75%。

现在曝光的Ice Lake架构、指令集升级应该只是一部分内容，未来详细内容还有待英特尔揭秘。

对于Ice Lake冰湖处理器，之前曝光的主要是核显部分，EU单元数量相比现在会有大幅增加，之前有一款Ice Lake-U使用的是Gen 11 LP架构，它配备了64SP，共有8组，总计512个流处理器单元，规模要比现在的核显高得多，目前GT2核显是24组EU单元，

至于Ice Lake的CPU架构，此前有爆料显示与kaby Lake架构的Y70相比，Ice Lake冰湖处理器的L1指令缓存还是32KB，不过数据缓存从32KB增加到了48KB，L2缓存则从256KB翻倍到了512KB，L3缓存是4MB，因此从缓存系统上来说，冰湖处理器的L1数据缓存增加了50%、L2缓存增加了100%。

华为的AI芯片目前只公布昇腾310及昇腾910，未来还会推出更多，不过这两款芯片中昇腾910是明年才能上市的，需要使用高性能7nm工艺，主打数据中心市场，FP16半精度性能256TFLOPS。相比之下，昇腾310规格没那么高，使用的是12nm FFC工艺，但功耗也低了很多，只有8W，主要适用智能手机、智能设备等低功耗产品上。

华为官方日前详细介绍了昇腾310 AI芯片的细节，它使用了华为自研的高效灵活CISC指令集，每个AI核心可以在1个周期内完成4096次MAC计算，其架构代号达芬奇，集成了张量、矢量、标量等多种运算单元，支持多种混合精度计算，支持训练及推理两种场景的数据精度运算。

昇腾310的架构非常灵活，统一架构可以适配多种场景，功耗范围从几十毫瓦到几百瓦，弹性规模增减，并且在每种场景下都能提供最优秀的能耗比。

要说ARM为什么这么紧张，还得说说RISC-V架构，相比ARM、MIPS、SPARC等RISC精简指令架构，RISC-V的历史很短，2010年诞生于加州大学伯克利分校，当时的Krste Asanovic教授希望寻找一个合适的CPU指令架构，但X86架构复杂臃肿、ARM架构需要授权费、开源的OpenRISC架构又太老旧了，所以他最终决定自己做个开源CPU架构，最终形成了现在的RISC-V基金会，成员也扩大到了80多人，包括Google、HP、西数等公司都开始支持RISC-V架构。

虽然问世时间不长，但是RISC-V架构的起点更高，可以避免X86、ARM及其他架构存在的臃肿问题，这几年来RISC-V指令集开始得到业界认可，其中最具魄力的就是西数，该公司宣布在未来的硬盘主控上全面转向RISC-V架构，出货量将是10亿级别的。

毫无疑问，RISC-V这种开源的精简指令集一旦扩展开来，对ARM公司的影响将会很大，所以ARM公司前两天上线了一个名为riscv-basics.com的网站，从5个方面对RISC-V架构进行攻击，比如后者号称无授权费，但是ARM表示授权费只是商业处理器中的极小部分，并质疑RISC-V架构的成熟度，表示ARM处理器拥有良好的生态系统等等。

ARM列举自己的处理器架构比RISC-V更好的5个地方

ARM这种对抗性明显的举行引发了开源社区的不满，甚至还有人针锋相对地上线了另一个名为arm-basics.com的网站，用ARM的套路来反击ARM指令集，同样从成本、安全、碎片化等方面攻击ARM架构。

现在ARM公司悄悄关闭了那个攻击RISC-V处理器的网站，不过官方也没有对此事进行表态。

说到这些指令集，我们还得提及AMD与Intel争夺SSE指令集发展权的问题。AMD在X86-64位指令集上领先过Intel一次，所以在SSE4之后AMD想趁热打铁主导X86指令集的发展，抢先推出了SSE5指令集，但Intel是绝对不吃这一套的，索性放弃了SSE这个命名，直接推出了AVX指令集。最终胳膊拧不过大腿，AMD也不得不放弃SSE5指令集转而支持AVX指令集 ，这事我们之前也做过介绍。

不过SSE5弃而不死，AMD的推土机架构会支持其中几个超越AVX指令之外的特殊指令，比如XOP、FMA4（Intel只支持到FMA3，三操作数）、TBM等。虽然这事听起来很硬气，但缺少主流软件的支持，推土机的这些指令实际上并没有多少用武之地。

在新一代的Zen架构上AMD终于狠心放弃部分指令了，从AMD最近向Linux社区提交的名为“znver1”的补丁中可以看到，AMD不再支持TBM、FMA4、XOP及LWP指令集，同时会增加新的SMAP、RDSEED、SHA、XSAVEC、XSAVES、CLFUSHOPT及ADCX等指令集，还有新的CLZERO指令集。

非程序员对这些指令集不甚了解，不过这些指令集比之前的XOP、FMA4实用得多，我们应该乐见AMD采用这样实用主义的态度。

按照规划，AMD的Zen架构预计在2016年上市，架构全面革新，推土机使用的CMT模块多核多线程已经被公认失败，AMD会回归传统的SMT多线程设计，同时制程工艺会升级到14nm FinFET，届时跟Intel的主流工艺倒是同代了，缩小目前FX处理器32nm与Intel 22nm甚至14nm工艺的巨大差距。

至强E5 v3处理器基于Haswell-EP架构，同样属于中招范围之内，现在已经确认该系列处理器的TSX指令集也是禁用的。此外还有前不久发布的Core i7-5960X/5930K/5820K等处理器，它们是Haswell-E架构的，Intel这次聪明多了，官方ARK页面上根本都不提它们是否支持TSX指令集的问题了。

 不过猜测Core i7-5960X是支持TSX指令集的，因为服务器级的至强E3 v3系列的TSX指令集是正常的，尚没有被禁用。

部分Broadwel处理器也是被禁用TSX指令集的，比如前不久才问世的Core M系列，Intel官方在规格说明中提到了其TSX指令集目前不可用，但是标记是“计划修复”（plan fix），说明还有修复的可能。

Haswell处理器详细的的TSX指令集支持情况可以参考这个网站。

TSX指令集主要面向服务器及工作站应用，普通用户使用到机会并不多。Intel现在简单粗暴地直接禁用了部分处理器的TSX指令集支持，对一些程序员来说可能会有影响。

至于Intel承诺的bug修复，Broadwell处理器是计划修复，但是Haswell处理器是否修复就难说了，首先这个问题是处理器设计上的问题，虽说理论上可以用固件/微代码的方式修复，但是拖到现在了Intel还是通用直接禁用的方式解决，这个bug可能解决起来不是那么容易。

更重要的是，时间过的越久，Intel下一代处理器也该上市了，届时Intel是否还关心Haswell的情况就难说了。想让Intel召回处理器？这不可能，当年的P67出现的SATA bug那么严重Intel才召回了产品维修，相比之下指令集bug并没有这么严重。

用户一怒之下起诉Intel？美国市场或许可以，但是用户又很难举证自己因为TSX遭受了什么损失，这条路也不容易走，而且桌面级的Haswell处理器大多原本就是默认禁用TSX指令集的。