拼 命 加 载 中 ... 　　ISSCC 2012会议上历来是欧美制霸，鲜有国产芯片或者论文的身影，去年的ISSCC会议上中科院曾以8核龙芯3B(Godson-3B)露过一次面，算是历史性突破了，今年虽然没有神龙见首不见尾的龙芯，但是复旦大学的低功耗16核微处理器一文也被录用，多少给了国人一点希望。

　　复旦大学去年底就已经发布过消息，ISSCC 2012年度会议将会收录专用集成电路与系统国家重点实验室的曾晓洋教授和虞志益副研究员指导的论文-“An 800MHz 320mW 16-core Processor with Message-passing and Shared-memory Inter-core Communication Mechanisms”，此次会议上进一步揭露了该处理器的架构设计。

　　这一处理器架构不同于目前的共享内存（Shared Mmemory）和消息传递（Message passing）架构体系，前面代表是X86，需要配有大量cache缓存；后者在超级计算机芯片中应用较多，但是主要是通过软件实现的。

　　复旦大学设计的架构融合了二者的特点，这个16核处理器可以分成两个模块（Sourece PCore），每个模块又由8个PCore微内核组成，PCore之间是硬件“消息传递”体系，而Source PCore之间是共享内存体系。

　　具体到每个模块中，所有核心呈3x3矩阵排列，中间的一个核心不负责具体运算，任务是内存分配，每个微内核之间都可以直接传递消息而不需通过共享内存，这个设计与Intel提出的SCC计划（Single Chip Cloud Computer）很相似，该计划设计拥有1000个核心的处理器。

　　再回到这个内核上来，复旦设计的这种架构很明显已经没有cache缓存设计了，缓存和共享内存已被创新的硬件“消息传递”设计而取代。相比之下，缓存体系正是X86、安腾等架构的一大特点，同时也是他们的弱点，因为庞大的缓存要占据非常大的核心面积，由此会带来功耗、发热上的连锁反应。

　　这种架构最主要的特点就是功耗非常低，从论文的标题即可看出。它使用TSMC的65nm L CMOS工艺制造，核心频率800MHz，如果降至750MHz频率电压只需要1.2V即可，每个内核的功耗只有34mW（原文如此），足以媲美以节能著称的ARM处理器。

　　（PS：2001年号称国产第一芯的龙芯问世，那时我还在上中学，到现在也清晰记得龙芯的豪言壮语，10年了龙芯还在发展，但是除了在科研展台上宣示自己的存在之外，市场上根本见不到龙芯产品，无论是中科梦兰的龙芯电脑还是Jisus在国外推出的笔记本都是昙花一现，最近它的目标又瞄向了超级计算机。希望复旦研发的这款CPU也不要只停留在纸面上，ARM这样的低功耗处理器大有可为，移动市场商机无限，虽然这款处理器的目标也是超级计算机）