AMD今年将带来全新的Zen 5系列架构，推出Ryzen 9000系列产品。其中代号Strix Point的APU采用了混合架构设计，去年已经有ES芯片出现在基准测试的数据库里，上个月还出现在AMD的发货清单上。

据Wccftech报道，近日Strix Point再次现身，出现在Geekbench基准测试里。信息显示其属于Strix Point (1) 芯片，拥有12核心24线程，L1指令缓存为32KB，L1数据缓存为48KB，L2缓存为12MB（每核心对应1MB），L3缓存为24MB（系统只显示了Zen 5内核对应的16MB），TDP为28W，属于专为移动设备设计的FP8平台。相比于Zen 4架构内核，L1数据缓存的容量提升了50%。

日志文件提示APU的核心频率为1.4 GHz，应该也是早期做测试的ES版本。在单核基准测试里，这块Strix Point ES芯片的成绩为1217分，多核基准测试里则是8016分。虽然核心频率不高，但是成绩不错，特别是多核基准测试的表现。

根据之前流传的信息，Strix Point会有两种设计：一种是普通的单芯片设计，为Strix Point (1) 芯片，CPU部分为4×Zen 5+8×Zen 5c的配置，GPU部分的CU数量将增加至16个，基于RDNA 3.5/3+架构的CU，集成XDNA 2架构“Ryzen AI”引擎；另外一种可能被称为“Strix Point Halo”，或者也称为“Strix Halo”或者“Sarlak”，是一款高端APU，采用了chiplet设计，为Strix Point (2) 芯片，CPU部分最多拥有16核心，CU数量增至40个。

前一段时间有内部人士提供了Strix Point (1) 芯片的在3DMark Time Spy里的成绩，显示可以提供与入门级独立显卡相当的图形性能。