Intel在去年12月的“架构日”活动上公布了名为“Foveros”的全新3D封装技术，该技术首次引入了3D堆叠的优势，可实现在逻辑芯片上堆叠逻辑芯片，当时Intel展出使用该技术制造的Hybrid x86 CPU，也公布了一些规格细节，但对此工艺并没有说太多。
现在Intel在油管上放出了采用Foveros 3D封装工艺所生产的Lakefield SoC的介绍视频，从视频上可以看出这个SoC至少包含四个层，前两层是由PoP封装的DRAM内存所组成，由两块BGA DRAM堆叠在一起，第三层则是由10nm工艺打造的CPU与GPU，最底层则是由22nm工艺打造的I/O与缓存层。
10nm工艺的计算芯片包含一个Sunny Cove大核，该核心拥有自己的L2缓存，不过它核心外还有0.5MB的MLC中等级缓存，四个Tremont小核，它们共享1.5M L2缓存，所有核心共享4MB的LLC缓存，内存控制器是4*16位的，支持LPDDR4，整合了Gen 11核显，有64个EU单元，Gen 11.5显示控制器还有新的IPU，支持DP 1.4。
位于底部的基底层作为SoC的缓存与I/O模块，应该整合了PCI-E控制器并拥有PCH芯片的部分功能，为SoC提供丰富的I/O功能，由于SoC直接整合了内存模块，所以可以让移动设备的主板变得更为小巧，而Lakefield SoC本身也只有12*12mm那么大，TDP不会高于7W，它的出现可以让未来的移动设备变得更轻薄，并且有更强的续航能力。
但是目前还不知道这个Lakefield SoC是否需要搭配PCH所使用，因为从上图来看SoC下面那个大芯片看起来像是PCH芯片，当然目前无法确定那个到底是什么。
游客 2019-03-01 09:06
支持(0) | 反对(0) | 举报 | 回复
10#
游客 2019-03-01 08:36
该评论年代久远，荒废失修，暂不可见。
支持(0) | 反对(1) | 举报 | 回复
9#
游客 2019-02-28 20:42
该评论年代久远，荒废失修，暂不可见。
支持(1) | 反对(0) | 举报 | 回复
8#
游客 2019-02-28 17:19
该评论年代久远，荒废失修，暂不可见。
支持(6) | 反对(0) | 举报 | 回复
7#
游客 2019-02-28 14:02
该评论年代久远，荒废失修，暂不可见。
已有1次举报支持(6) | 反对(3) | 举报 | 回复
6#
超能网友研究生 2019-02-28 13:42 | 加入黑名单
该评论年代久远，荒废失修，暂不可见。
已有1次举报支持(2) | 反对(3) | 举报 | 回复
5#
游客 2019-02-28 13:32
该评论年代久远，荒废失修，暂不可见。
已有1次举报支持(3) | 反对(3) | 举报 | 回复
4#
游客 2019-02-28 13:04
该评论年代久远，荒废失修，暂不可见。
支持(4) | 反对(0) | 举报 | 回复
3#
超能网友终极杀人王 2019-02-28 12:00 | 加入黑名单
该评论年代久远，荒废失修，暂不可见。
已有5次举报支持(1) | 反对(0) | 举报 | 回复
2#
游客 2019-02-28 11:37
本评论因举报过多被折叠 [+]1#