关于 PCIe 6.0 的消息

最新文章评测快讯课堂淘课堂

英特尔提交PCIe设备新驱动：通过控制链路速度来降低PCIe6.0/7.0发热

据Phoronix报道，英特尔的开源软件工程师自去年以来就一直为Linux内核开发PCIe带宽控制器的驱动程序，用以自动调节PCIe链路的速度，而最近这个驱动程序迎来了第五次迭代。新版驱动程序针对PCIe 6.0/7.0接口的发热做了调整，通过自动降低链路速度来缓解发热情况。

PCI-SIG发布CopprLink线缆规范：适用于PCIe 5.0和6.0标准

去年11月，PCI-SIG在美国丹佛科罗拉多会议中心举行了SC23会议，向成员展示了PCIe技术演示和新的PCI快速线缆命名方案，强调了PCIe技术是高性能计算互连的首选。PCI-SIG表示，PCIe内部和外部线缆新命名方案为“CopprLink”，相关规范正在制定当中，将满足PCIe 5.0和PCIe 6.0标准的使用要求。

AmpereOne-3处理器明年到来：256核心，3nm工艺制造，支持PCIe 6.0和DDR5

据The Next Platform报道，Ampere首席执行官Jeff Wittich透露，正准备在今年晚些时候推出新一代AmpereOne-2处理器，将采用升级的“A2”核心，支持12条内存通道。Ampere相信，随着内存控制器数量的增加，内存带宽将提高50%，从而实现性能的进一步提升。

PCI-SIG确认PCIe 5.0/6.0将使用新线缆设计，名为“CopprLink”

近日PCI-SIG在美国丹佛科罗拉多会议中心举行了SC23会议，向成员展示了PCIe技术演示和新的PCI快速线缆命名方案，强调了PCIe技术是高性能计算互连的首选。PCI-SIG表示，PCIe内部和外部线缆新命名方案为“CopprLink”，目前正在制定PCIe 5.0和PCIe 6.0的内部和外部线缆规范，目标是今年内发布。

PCI-SIG准备12V-2×6 PCIe 6.0连接器：取代12VHPWR，或2025年到来

英伟达在最新一代GeForce RTX 40系列显卡上，大量应用了12VHPWR接口。不过在过去的几个月中，出现了不少12VHPWR连接器过热熔化的报告，虽然更多地归咎于“用户错误安装”，但线缆弯曲容易造成接触点压力过大，从而导致更高的潜在风险似乎成为了共识。

Rambus推出PCIe 6.0接口子系统，面向下一代高性能数据中心和AI SoC解决方案

Rambus宣布，推出PCI Express（PCIe 6.0）接口子系统，由PHY和控制器IP组成，同时还支持最新的Compute EXpress Link（CXL）3.0规范，旨在为下一代高性能数据中心和AI SoC解决方案提供支持。

英特尔Diamond Rapids将支持PCIe 6.0，以及CXL 3.0

根据之前汇总的消息，英特尔下一代至强（Xeon）可扩展处理器Sapphire Rapids之后，接下来将会是Emerald Rapids、Granite Rapids、以及Diamond Rapids。原定于2021年发货的Sapphire Rapids已经多次延期，目前已推迟到2023年第6周至第9周，这也直接影响了英特尔后续至强可扩展处理器的发布计划，传言Emerald Rapids的时间表也会向后移。

吕嘉俭 | 发布于2022-10-14 09:35

瑞萨电子发布PCIe 6.0时钟解决方案：多路输出、小尺寸封装、面向未来需求

PCI-SIG在2022年1月，正式向其成员发布PCIe 6.0规范，同时也兑现了其承诺，即每发布一个PCIe新规范就会让带宽翻倍。PCI-SIG从2019年6月开始了PCIe 6.0规范的相关制定工作，前后经历了两年零七个月的时间，与PCIe 5.0规范的发布相隔不到三年。随着PCIe 6.0规范的发布，相关厂商也在产品上开始跟进。

吕嘉俭 | 发布于2022-04-15 11:00

Rambus发布PCIe 6.0控制器：为下一代数据中心提供64 GT/s的传输速率

PCI-SIG在2022年1月正式向其成员发布了PCIe 6.0规范，PCIe新规范让带宽再次翻倍。PCI-SIG表示，PCIe 6.0规范的发布将有利于数据密集型市场，比如高性能计算（HPC）、数据中心、边缘计算、人工智能和机器学习（AI/ML）、汽车、物联网（IoT）以及航空航天等，并进一步加强了PCI Express作为高速互联的接口。

吕嘉俭 | 发布于2022-01-28 10:52

PCI-SIG正式发布PCIe 6.0规范，将有利于数据密集型市场

PCI-SIG在2019年6月开始PCIe 6.0规范的相关制定工作，在经历了两年零七个月后，PCI-SIG在2022年1月正式向其成员发布PCIe 6.0规范。新规范是在PCIe 5.0规范发布不到三年后推出的，同时也兑现了PCI-SIG的承诺，即每发布一个PCIe新规范就会让带宽翻倍。

吕嘉俭 | 发布于2022-01-12 12:01

Cadence发布PCIe 6.0 IP测试芯片设计套件，采用台积电5nm工艺制造

大概在一个月前，PCI-SIG宣布PCIe 6.0已经到了0.9版本，相当于最终草案阶段。目前PCI-SIG成员正在对技术进行内部审查，以确保其知识产权和专利。除非出现重大问题，否则不允许进行任何功能上的修改，相关企业也可以开始在产品中采用PCIe 6.0。

吕嘉俭 | 发布于2021-11-05 15:55

PCIe 6.0规范进入最终草案阶段：×16通道单向速度达128 GB/s

PCI-SIG在2019年6月开始PCIe 6.0相关工作，在经历了两年零四个月后，目前PCIe 6.0已经到了0.9版本，相当于最终草案阶段。PCI-SIG成员正在对技术进行内部审查，以确保其知识产权和专利。除非出现重大问题，否则不允许进行任何功能上的修改。这意味着相关的公司可以开始在产品中采用PCIe 6.0，以确保产品符合规范草案。

吕嘉俭 | 发布于2021-10-08 14:22

Synopsys推出业界首个PCIe 6.0的完整IP解决方案，不过离消费市场还比较遥远

新思科技（Synopsys）宣布推出业界第一个针对PCI Express（PCIe）6.0技术的完整IP解决方案，其中包括控制器（具有Synopsys接口或可选ARM的AMBA 5/4/3 AXI接口）、PHY和验证IP，可实现PCIe 6.0片上系统（SoC）设计的早期开发。新的PCIe 6.0 DesignWare IP支持标准规范中的最新功能，包括64 GT/s PAM-4信号，FLIT模式和L0p功耗状态。