传闻三星已经在两个Arm内核上进行了测试，设法更好地实践如何减少芯片的内核面积，应用BSPDN后，两个Arm内核的芯片面积分别减少了10%和19%。随着芯片面积的缩小，三星可以更有效地批量生产更小的SoC设计。早期的测试显示，引入背面供电技术还成功地提高了性能和能效，甚至超出了三星制定的指标。由于尚未商业化，只是初步的技术探索，暂时还不清楚对生产成本的影响。

除了三星以外，英特尔过去也介绍了开发中的PowerVia技术，计划在Intel 20A制程节点首次引入。这是英特尔独有的、业界首个背面供电网络，通过消除晶圆正面供电布线需求来优化信号传输。按照英特尔的说法，背面供电可以让晶体管供电的路径变得非常直接，可以减少信号串扰，降低功耗，同时解决了晶体管尺寸不断缩小带来的互连瓶颈。

据The Elec报道，三星最近在VLSI研讨会上，公布了最新的BSPDN研究成果。三星还解释了BSPDN如何提高电能的利用率，并解决互联瓶颈和成本等问题，同时还有BSPDN所面临的技术挑战，比如拉伸应力会导致金属层与TSV电极（硅通孔）分离，需要降低TSV的高度或加宽其宽度来解决这一问题。

三星表示，BSPDN相比FSPDN（前端供电网络）的面积减小了14.8%，具体来说，三星在两个Arm电路中分别实现了10.6%和19%的面积缩减，以及缩短了9.2%的布线长度。面积减小的好处是，有更多的空间添加晶体管，从而提高整体性能。布线长度缩短可以降低电阻，允许更大的电流通过，减少了功率的损失，从而改善功率传输。新的BSPDN方法还没有被三星的晶圆代工厂所采用，且三星也并非第一个开发背面供电技术的企业，不过是第一个公开创新方法结果。

近期英特尔也介绍了开发中的PowerVia技术，计划在Intel 20A制程节点首次引入。这是英特尔独有的、业界首个背面供电网络，通过消除晶圆正面供电布线需求来优化信号传输。按照英特尔的说法，背面供电可以让晶体管供电的路径变得非常直接，可以减少信号串扰，降低功耗，将平台电压降低优化30%。另一方面，背面供电解决了晶体管尺寸不断缩小带来的互连瓶颈，实现了6%的频率增益和超过90%的标准单元利用率。

未来借助小芯片设计方案，可以不再在单个芯片上应用同种工艺，而是可以连接来自不同代工厂不同工艺制造的各种芯片模块，也称为3D-SOC。BSPDN可以理解为小芯片设计的演变，将逻辑电路和内存模块并在一起，与现有方案不同的是，正面将具备逻辑功能，而背面将用于供电或信号路由。

事实上，BSPDN并不是首次出现。其作为概念于2019年IMEC研讨会上被提出，2021年IEDM的一篇论文中又做了引用。据称，2nm工艺应用BSPDN，经过后端互联设计和逻辑优化，可以解决FSPDN造成的前端布线堵塞问题，将性能提高44%，功率效率提高30%。