AMD认为，小芯片设计在能效方面有缺点，由于功率的限制，可能不适合所有类型的移动芯片。到目前为止，AMD考虑了各种的因素，结果表明在笔记本电脑上，单芯片比起小芯片设计更具成本效益和能效优势。比如轻薄类型的笔记本电脑一般采用15W至30W的芯片，AMD在该区域仍依赖于单芯片设计，即便AMD决定在移动平台更多地加入小芯片设计的APU，也不会马上推广到所有细分市场。

虽然AMD的担忧是合理的，但小芯片设计也有其优点，所以竞争对手英特尔在Meteor Lake上采用了分离式模块架构，由四个独立的模块组成，分别是计算模块、GPU模块、SOC模块和IO模块，并通过Foveros 3D封装技术连接。英特尔的方法有一个与众不同的地方，就是能够更换或扩展模块，从而能够根据特定的要求或系统功能升级。

有分析称，鉴于当下形势，想获得先进的前端工艺设备较为困难，而后端工艺方面国内相对来说更有优势，对于正在实施的半导体自给自足战略来说，是一个更为容易取得阶段性成绩的关键突破点。上海微电子（SMEE）去年已向客户交付了国内首台2.5D/3D先进封装光刻机，主要应用于数据中心的高性能计算（HPC）和人工智能（AI）芯片等领域，代表了行业同类产品的最高水平。先进封装光刻机也是上海微电子目前的主打产品，全球市场占有率已连续多年第一。

国内集成电路设计和IP供应商芯原微电子已经向国内的人工智能初创企业提供芯片IP，而且在去年加入了UCIe（Universal Chiplet Interconnect Express，通用小芯片互连通道）联盟。作为一种芯片到芯片互联的开放行业标准，UCIe旨在封装级别的建立互连，并培育一个开放的小芯片生态系统。目前UCIe 1.0规范已得到批准，涵盖了芯片到芯片之间的I/O 物理层、协议和软件堆栈等，并利用了PCI Express（PCIe）和Compute Express Link（CXL）两种高速互连标准。

AMD在Zen 2架构上面使用的架构就是一个典型的Chiplet System，CPU的计算核心以4个为一组CCX，CCX之间使用Infinity Fabric进行相互联系，2组CCX也就是8个核心为一组CCD，而一个CCD就是一块独立的小芯片，而原本集成在一起的CPU Uncore部分被拆分出来单独作为一片I/O Die，CCD与I/O芯片同时封装在一块基板上，这就是一个比较典型的Chiplet System。

采用多芯片的设计可以有效降低芯片的制造成本，尤其在7nm时代，大核心的良率达不到要求，生产成本也非常高，所以如AMD就直接在Zen 2处理器家族上面使用了两种不同工艺生产的芯片封装到一个基板上的技术以控制整体成本，并且可以提高良率，结果证明AMD的选择还是比较明智的。

而这块台积电与ARM联手打造的新原型系统包含了两片Die，每片Die上面有四个运行在4GHz下的ARM A72核心，它们拥有2MB的L2缓存以及6MB的L3缓存，两片Die之间通过台积电的LIPINCON总线相连接，这个总线在0.3V的电压、8GT/s传输速度的情况下，每秒带宽可以达到320GB，而结合CoWoS封装工艺，台积电宣称它的功耗效能能达到每bit消耗0.56微微焦耳，而带宽密度则可以达到每平方毫米1.6Tb/s，对比之下，AMD的Infinity Fabric总线约是2pJ/bit，Intel声称他们的EMIB总线为0.3pJ/bit，而MDIO为0.5pJ/bit。

台积电称这个系统的试样已经在2018年12月份就出了，今年4月份的时候已经开始生产了，他们将会在今年的VLSI上面披露更多细节。