三星和美光都打算在2024年内实现量产，其中前者的GDDR7产品页面已于今年3月在官网上线，后者最近发布了公告，确认已向合作伙伴提供了样品，计划在2024年下半年开始供货。根据现有信息推算，SK海力士在GDDR7上的进度比起三星和美光慢了大概一个季度。虽然量产时间更晚一些，但是不代表三星和美光完全掌握了主动，现阶段只是在与合作伙伴进行验证方面抢先了一步。

与GDDR6使用的NRZ/PAM2或英伟达和美光合作共同开发的GDDT6X使用的PAM4信号编码机制不同，GDDR7采用的是PAM3信号编码机制。NRZ/PAM2每周期提供1位的数据传输，PAM4每周期提供2位的数据传输，而PAM3每两个周期的数据传输为3位。

根据展出的样品来看，SK海力士计划提供16Gb（2GB）和24Gb（3GB）模块，速率最高达到40Gbps，对应的带宽为160GB/s。三星和美光首批GDDR7芯片的速率为32Gbps，为16Gb（2GB）的模块，能提供更快、更大的产品或许是SK海力士的底气所在。

相比之下，三星和美光使用的是TC NCF技术，需要高温高压将材料固化再熔化，然后进行清洗。这个过程涉及2-3个步骤，而MR-RUF技术可以在不需要清洗的情况下一步完成整个过程。根据SK海力士的说法，MR-RUF的导热系数大约是TC NCF的两倍，显著影响了生产速度和产量。从目前的市场占有率来看，SK海力士的说法似乎非常有说服力。

传闻JEDEC固态存储协会可能会放宽HBM4在高度方面的要求，也就是最高的720微米的限制，将12层及16层垂直堆叠的HBM4高度放宽至775微米，这意味着存储器制造商可以在现有的键合技术中实现16层堆叠，无需转向新的混合键合技术。

SK海力士透露，在未来的芯片堆叠中，将消除凸块，并使用特殊材料填充和连接芯片。这种材料类似于液体或胶水，将提供散热和芯片保护，从而实现更薄的整体芯片堆栈。SK海力士非常地乐观，认为混合键合技术有可能在不超过775微米的情况下实现20层以上的堆叠，不需要转向新的工艺。

SK海力士采用1cnm工艺的DRAM有5层极紫外线（EUV）层，其中一层将采用MOR技术绘制。如果SK海力士最终决定这么做，那么将是MOR光刻胶首次应用于DRAM量产工艺。三星也有同样的考虑，计划在1cnm DRAM引入Inpria MOR光刻胶，不过SK海力士在量产时间表上领先于三星。

其实早在2022年，SK海力士就与三星进行了合作，研究MOR技术。在SK海力士看来，金属氧化物抗蚀剂将有助于提高未来DRAM性能的性能，而且还能降低成本。光刻胶在芯片生产的光刻过程中使用，会对光发生化学反应，这种特性被用来在晶圆上绘制电路图案。

据了解，SK海力士将加快英特尔数据中心的存储器产品兼容性验证步伐，以便1cnm DDR5 DRAM量产后能够迅速进入市场，第一时间供应给亚马逊和微软等主要客户。三星计划今年底量产1cnm DRAM产品，在12月之前获得客户验证。

据Wccftech报道，为了将HBM4E的性能提升到一个新的水平，SK海力士计划推出一种能够实现计算、缓存和网络内存等多种功能的HBM类型。现阶段这只是一个概念，为了实现这一目标，SK海力士已开始着手半导体设计工作，比如打算将存储控制器安装在HBM结构的基础芯片上。

SK海力士希望通过新计划，为多用途HBM解决方案奠定基础。虽然暂时无法判断这种偏离业界传统的做法会对高性能计算市场产生多大影响，但是性能提升基本是可以确定的。这与HBM技术的封装结构有很大关系，由于采用单一的单元，不仅可以确保更快的信号传输速度，而且结构间隙将大大减少，从而提升功率效率。

现在的HBM市场比以往任何时候都要激烈，SK海力士面临着更大的竞争压力。与台积电的结盟大大增强了SK海力士在HBM产品上的开发实力，最大限度地确保领先于三星和美光等竞争对手，并推动着HBM产业的持续创新。

据AnandTech报道，台积电在近日举办的2024欧洲技术研讨会上表示，将采用N5和N12FFC+工艺制造基础裸片，为HBM4提供前所未有的性能和能源效率。台积电称，正在与主要的HBM内存合作伙伴联手，在先进制程上实现HBM4的全堆栈集成，其中N12FFC+工艺可以在满足性能要求下具备成本优势，N5工艺则可以在更低功耗下达到HBM4预期的速度。

N5是目前最先进的制程工艺之一，用于制造最好的CPU和GPU，现在用到存储器上属于一件大事，比起之前传言中采用的N7工艺更为先进。利用N5工艺，可以将更多的逻辑和功能封装到HBM4的基础裸片里，并实现非常精细的互连间距，这对于逻辑芯片上的直接键合至关重要，从而提高人工智能（AI）和高性能（HPC）所需的内存性能。N12FFC+工艺源自台积电非常成熟的16nm FinFET技术，制造的HBM4基础裸片可用于构建12层及16层堆栈，分别提供48GB和64GB的容量，比起N5工艺更具性价比。

此外，台积电还在优化CoWoS-L和CoWoS-R封装技术，以支持HBM4集成。按照SK海力士和台积电的计划，HBM4预计在2026年投产。

据相关媒体报道，三星和SK海力士打算2024年下半年停产DDR3内存，以更好地应对HBM3和HBM3E日益增长的市场需求。随着三星和SK海力士停产DDR3内存，很可能带动DDR3内存的价格上涨，预计涨幅最高可达20%。

考虑到如今生产DDR3内存利润率，以及现阶段人工智能（AI）芯片市场的火热程度，将产能更多地分配到DDR5和HBM产品也就不足为奇了。HBM产品早已供不应求，最近传闻三星和SK海力士至2025年的HBM产能已经售罄，甚至还要扩充产能以进一步满足需求。更重要的是，HBM产品的利润率比起老旧的DDR3内存要高得多，有报告称HBM产品的价格大概比传统DRAM高出数倍（约为DDR5的五倍），而且还在不断上涨，预计明年HBM2E、HBM3和HBM3E的价格普遍上涨5%至10%。

虽然存储器三巨头之一的美光并没有像三星和SK海力士那样停产DDR3内存，但是同样大幅度减少了供应量，原因自然也是一样的。此外，像南亚科技这样规模相对较小的制造商也已经将主力产能转向DDR4和DDR5内存，仅接受部分客户的DDR3内存订单，未来几个月DDR3内存价格持续上涨似乎已是不可避免。

虽然距离HBM4投产还有两年的时间，不过SK海力士已经在加速推进第七代HBM产品的开发工作。据etnews报道，SK海力士HBM先进技术团队负责人Kim Kwi-wook在近日举行的“IMW 2024”活动上分享了下一代HBM的发展方向，表示当前HBM技术已达到新的水平，同时代际更迭周期也在加快，从HBM3E开始，由以往的两年变成了一年。

行业对于高带宽存储器的高需求迫使SK海力士将HBM项目提速，预计首批12层堆叠的HBM4最快会在明年下半年到来，到2026年还会有16层堆叠的产品，不但会利用MR-MUF技术，同时还会往更为定制化的方向发展，而HBM4E最早会在2026年出现。这是SK海力士首次提及HBM4E，确认了新标准的存在，传闻带宽将是上一代产品的1.4倍。

SK海力士表示，继HBM在内的超高性能DRAM后，也在NAND闪存解决方案领域引领面向AI的存储器市场。ZUFS 4.0为新一代移动端NAND闪存解决方案产品，其产品实现业界最高性能并专为端侧AI手机进行优化，与前一代产品相比，长期使用所导致的性能下降的情况会有大幅改善，从而延长了产品的使用寿命。

ZUFS按数据的各自特性来区分管理智能手机应用程序生成的数据。与现有UFS不分区域而混合存储的方式不同，ZUFS可以对不同用途和使用频率的数据进行分区（Zone）存储，提高手机操作系统的运行速度和存储设备的数据管理效率。SK海力士称，与现有UFS相比，ZUFS在长期使用环境下手机应用程序的运行时间会有45%的改善，且存储读写性能下降方面带来了4倍以上的改善效果，产品使用寿命也相应地得到了约40%的提升。

目前SK海力士已向客户提供初期试用品，还与客户协作开发出符合JEDEC标准的4.0产品，并计划今年第三季度开始量产，搭载于全球手机制造商的端侧AI手机。

根据thelec的消息，SK海力士正在把测试晶圆发送到东京电子的实验室，而不直接进口设备，很明显是在评估新设备的能力。当前的蚀刻工艺是在0℃到30℃的温度范围内工作的，而东京电子的蚀刻设备在-70℃低温下运行，这形成了鲜明的对比，根据他们的论文数据，新的蚀刻机可以在33分钟内进行10微米深的高深度比蚀刻，比现有工具快三倍以上，这一成果是一项重大的技术进步，而且大大提升了3D NAND的生产效率。

SK海力士现在的321层3D NAND据说采用了三重堆栈结构，采用东京电子的新设备后可能以单堆栈或双堆栈的方式构建400层的3D NAND，生产效率明显提高，当然这能否成功还得看设备的可靠性以及性能一致性。

此外SK海力士考虑应用低温蚀刻设备的另一个原因是减少碳排放，现有的蚀刻工艺中，使用的是具有较高全球变暖潜能值(GWP)的碳氟化合气体，如四氟化碳和八氟丙烷，其GWP分别为6030和9540，但东京电子新一代蚀刻设备使用的是GWP小与1的氟化氢气体，这将大幅减少温室气体的排放。

同时三星也在验证这一新技术，与SK海力士不同的是，三星是直接引进东京电子的新设备进行测试。

财报显示，2024财年第一季度的收入为12.4296万亿韩元（约合90.32亿美元/人民币656.28亿元），同比/环比增长114/10%；营业利润为2.886万亿韩元（约合20.97亿美元/人民币152.38亿元），同比扭亏为盈，环比增长734%；净利润为1.917万亿韩元（约合13.93亿美元/人民币101.03亿元），同比和环比均实现了扭亏为盈。同时营业利润率为23%，净利润率为15%。

展望未来，SK海力士认为面向AI的存储器需求正在不断增长，普通DRAM产品需求也将从下半年起有所恢复，因此今年半导体存储器市场将呈现稳定的增长趋势。由于HBM等高端产品与普通DRAM产品相比需要利用更大的产能，随着前者产量增加，后者的供应将会相对减少。除了3月已经开始生产供应的HBM3E外，年内将推出1β (b) nm（第五代10nm级别）的32Gb DDR5 DRAM产品。

另外由于eSSD销量增加及价格上升，NAND闪存成功实现扭亏为盈。SK海力士为了维持业绩改善的趋势，将推进产品优化工作，比如子公司Solidigm的四层单元（QLC）高容量eSSD产品为中心着重提高产品销售。同时SK海力士还将通过适时推出用于AI PC的第五代PCIe cSSD，并以最佳产品线应对市场需求。

此外，SK海力士今年的投资规模与年初的原计划相比会有所提升，以适应客户需求的增长趋势。

随着人工智能时代的到来，半导体业界认为DRAM市场进入了中长期增长时代。SK海力士预计HBM的年均增长率将达到60%以上，以面向服务器的高容量DDR5模块为主的普通DRAM产品需求也将持续增加。在此趋势下，要想确保HBM产品的产量达到与普通DRAM相同的水平，则至少需要相对于普通DRAM至少两倍以上的生产能力。

SK海力士的董事会已经通过决议，将建设在韩国忠清北道清州市的M15X定为新的DRAM生产基地，并决定投资约5.3万亿韩元（约合人民币279.84亿元）建设厂房。SK海力士打算加快新工厂的建设工程速度，将于本月末开工，计划于2025年11月竣工并开始量产。在这段时间里，SK海力士将依次进行设备投资，计划超过20万亿韩元（约合人民币1056亿元）进一步扩充产能。

此前SK海力士决定在位于韩国京畿道中部的龙仁市建设新的半导体生产园区，其中包括四座独立的晶圆厂，目前正在做开工前的准备工作。该园区首座晶圆厂计划在2027年完工，在此之前，清州M15X厂将承担生产新一代DRAM产品的任务。

据The Elec报道，SK海力士打算选择台积电的7nm工艺，用于生产HBM4所需要的基础裸片（Base Die），这是双方针对搭载于HBM封装内最底层的基础裸片优化工作的一部分。HBM是将多个DRAM裸片（Core Die）堆叠在基础裸片上，并通过硅通孔（TSV）技术进行垂直连接而成。基础裸片也连接至GPU，起着对HBM进行控制的作用。

SK海力士包括HBM3E（第五代HBM产品）在内的HBM产品，都是基于自身制程工艺制造了基础裸片，但HBM4选择台积电的先进逻辑工艺，以便增加更多的功能。双方还计划将SK海力士的HBM产品和台积电的CoWoS技术融合，做进一步的协力优化工作，以应相关客户对HBM产品的要求。

此外，SK海力士还计划生产在性能和功效等方面更广的满足客户需求的定制化（Customized）HBM产品。根据SK海力士的安排，2026年将实现HBM4的批量生产。

今年1月，SK海力士开始量产第五代HBM产品，也就是8层堆叠的HBM3E，使其在竞争中处于优势位置。三星则计划今年上半年，带来8层堆叠的HBM3E。不过三星在12层堆叠的HBM3E上扳回一城，于今年2月率先宣布开发成功，暂时处于领先位置，并计划今年晚些时候量产，并开始向英伟达供货。反观SK海力士，目前其12层堆叠的HBM3E刚刚向英伟达交付样品，比起三星稍微落后了一些。

至于第六代HBM产品，即HBM4，三星和SK海力士的竞争就更激烈了。三星的HBM4计划明年亮相，2026年开始进入批量生产，将提供8/12/16层堆叠的产品。SK海力士同样计划在2026年实现HBM4的批量生产，为此还与台积电（TSMC）展开合作，利用全球第一晶圆代工厂的先进技术。当然，三星也有自己的优势，是唯一拥有完整生产、代工、封装流程的半导体企业，具备为客户提供可定制化HBM解决方案的能力。

三星和SK海力士的竞争还扩展到了DRAM领域，前者近期推出了速率为10.7 Gbps的LPDDR5X，超过了SK海力士去年速率为9.6 Gbps的LPDDR5T。三星还计划今年底量产第六代10nm级别的DRAM，明年生产第七代10nm级别的DRAM。SK海力士则计划在今年第三季度量产第六代10nm级别的DRAM，比三星要更早一些。去年SK海力士凭借更先进的工艺，以及更早取得英特尔新平台的验证，通过新款DDR5内存获得不少收益。

此外，随着人工智能应用的扩大，在存储器上加入计算功能也是未来的发展方向之一，此前三星和SK海力士都已展示过相关的产品。

SK海力士表示：“公司作为AI应用的存储器领域的领先者，与全球顶级逻辑代工企业台积电携手合作，将会继续引领HBM技术创新。通过以构建IC设计厂、晶圆代工厂、存储器厂三方技术合作的方式，公司将实现存储器产品性能的新突破。”

据了解，SK海力士和台积电首先致力于针对搭载于HBM封装内最底层的基础裸片（Base Die）进行性能改善。HBM是将多个DRAM裸片（Core Die）堆叠在基础裸片上，并通过硅通孔（TSV）技术进行垂直连接而成。基础裸片也连接至GPU，起着对HBM进行控制的作用。

SK海力士包括HBM3E（第五代HBM产品）在内的HBM产品，都是基于公司自身制程工艺制造了基础裸片，但HBM4开始会采用台积电的先进逻辑（Logic）工艺，以便增加更多的功能。SK海力士和台积电将协力优化SK海力士的HBM产品和台积电的CoWoS技术融合，以应相关客户对HBM产品的要求。

此外，SK海力士还计划生产在性能和功效等方面更广的满足客户需求的定制化（Customized）HBM产品。