这并不是台积电第一次购买风电。台积电在去年就与沃旭能源签下了920MW装机容量的海上风电购买协议，使用期限为二十年。这是亚洲首份企业间的海上风电长期购电协议，创下全球企业购电协议规模之最。沃旭能源是世界上最大的海上风电供应商，其总部位于丹麦。

今年中国台湾地区的多次停电对台积电造成了一定的损失，虽然受影响的是采用成熟制程节点的晶圆厂，但随着台积电兴建N3和N2制程节点的新晶圆厂，电力供应再次成为关注的焦点。若先进制程工艺的晶圆厂出现能源问题，损失将会大得多。同时更大规模应用风力发电，将有助于绿色能源的推广，减少二氧化碳排放量。

据DigiTimes报道，苹果首款采用台积电N3制程节点制造的芯片将在2023年发布，很可能是A17 Bionic或M3芯片，为2023款Mac及iPhone机型提供动力，以获得更好的性能和更长的电池续航时间。从双方的安排上来看，时间非常紧凑。苹果作为台积电第一大客户，占据了超过四分之一的份额，相信在生产安排上也将围绕苹果的产品展开。

曾有报道指，苹果采用3nm工艺的第三代M系列SoC，其代号分别为Ibiza、Lobos和Palma，对应不同层面的性能需求。据称，最顶级的一款芯片会配置40个CPU内核，以满足像Mac Pro这样的工作站在性能方面的需求，相信届时将彻底取代Mac Pro使用的英特尔至强处理器。

毫无疑问，台积电（TSMC）正处于游戏的领先位置，不过付出的代价是巨大的，其2021年的资本支出估计达到了收入的54%。虽然有传言称，高通、AMD和英伟达这些行业顶尖厂商会将部分订单交予三星，但考虑到三星晶圆代工业务今年不到150亿美元的收入，无论在制程研发还是产能规模，都无法取代台积电。晶圆代工作为一个资本密集型产业，三星或许可以在一两个制程节点上暂时处于领先，甚至把握机会捉住三两个重要客户，但总体而言，至少到2025年之前都无法对台积电构成威胁。

三星并不完全依赖第三方晶圆代工的订单，这只是三星的一部分业务，平常还需要生产自己的移动SoC和存储芯片等产品。目前不清楚三星在第三方晶圆代工业务上的具体收益如何，但随着三星进一步推进半导体工艺的研发，似乎争取更多第三方订单变得越来越重要。

据了解，目前一座月产量为5万片晶圆的12英寸晶圆厂，使用90nm制程节点的成本为24亿美元；若是28nm制程节点，则需要投资60亿美元；如果是目前最先进的5nm制程节点晶圆厂，需要投入160亿美元。虽然先进工艺非常重要，但过于倾斜资源在研发先进工艺上，可能会导致成熟工艺的供应受到影响。在过去的一年多里，汽车芯片就是一个明显的例子，因为大多仍在使用40nm或以上的制程节点。事实上，日常生活里大多数的芯片生产需求最多也就到28nm制程节点。

未来几年半导体行业仍会保持强劲增长势头，数据中心、AI和边缘计算等都有着非常高的需求。此外，汽车行业也在向电动车方面转变，芯片在其中会占据更加重要的位置。除了架构和制造工艺上的变革，小芯片连同先进封装和测试技术也将引领行业的不断创新。

先进制程节点需要越来越大规模的长期投资，技术开发难度也在不断加大，不过采用的厂商数量却变得更少，导致晶圆代工厂也面临非常大的压力。尽管面临诸多困难，但短期内的趋势是不会改变，只要市场有需求且愿意不断投资，就会继续看到晶体管制程节点的推进。在用于制造芯片的各种技术成为制约因素之前，兴建晶圆厂的高额投资可能会成为制程节点研发放缓的原因之一。

据Anandtech报道，GlobalFoundries的主要股东阿布扎比主权财富基金穆巴达拉，其首席执行官Khaldoon Al Mubarak表示，半导体行业到2030年左右，可能只需要四到五年的时间就会将市场规模翻倍，预计到2035年将突破2万亿美元的市场规模。

以英特尔为首的微处理器（MPU）和微控制器（MCU）制造商，今年的资本支出有望提高到235亿美元，相比2020年增长了42%。预计2021年微处理器和微控制器的市场规模将达到1037亿美元，相比去年增长14%，并继续以7.1%的复合年增长率（CAGR）持续增长到2025年，届时将达到1278亿美元的规模。与此同时，内存和NAND闪存制造商预计今年将花费519亿美元用于兴建新晶圆厂和购买生产设备上，其中两者分别为240亿和279亿美元，资本支出同比增长分别为34%和13%。

台积电表示，在经过一系列针对高性能计算做的优化以后，N4X将比N5在性能上提高15%，或比N4P在1.2V工作电压下，提高4%的性能。此外，N4X的工作电压可高于1.2V，以实现更强的性能提升。此外，N4制程工艺还可以通过3DFabric先进封装技术，获得更大的设计灵活性以及更高级别的性能。

与此前台积电的N4制程工艺一样，N4X制程工艺不但提供了更多的PPA（功率、性能、面积）优势，而且保持了相同的设计规则、设计基础设施、SPICE模拟程序和IP。由于进一步扩大了EUV光刻工具设备的使用范围，还可以减少掩模数量、工艺步骤、风险和成本。台积电的客户可以利用N5制程工艺的通用设计规则，以加速N4X制程工艺产品的开发。

在一番礼尚往来以后，英特尔就会与台积电进入实质性的交锋中。虽然双方已达成合作意向，未来数年内将展开更广泛、深入的大规模合作，英特尔也很可能在2023年将跃升为台积电前三大客户，成为台积电未来几年营收持续增长的关键来源，但不代表台积电就会轻易地答应英特尔的所有要求。

有媒体报道，英特尔会争取未来两到三年内更多的先进制程产能，除了最先进的N3制程节点，还会涵盖N4、N5、N6和N7制程节点，甚至希望台积电能像对待苹果那样，为其建立N3制程节点的专门生产线，预留足够产能，以满足其CPU、GPU、模块芯片等各类型产品的需求。

不过对于英特尔的要求，台积电可能不会轻易答应，因为台积电也有自己的考虑。由于高性能计算（HPC）应用的高速增长，目前市场对CPU和GPU的需求十分强劲，同时在芯片设计上，已朝着chiplets和tiles方向发展。英特尔现在着急谋求台积电更多的先进制程工艺的产能，很大程度上是因为自身产能不足，以及制程工艺处于落后，不得不采取的策略。

对台积电而言，N3制程节点的生产设备购置成本较以往大幅度攀升，而英特尔并非没有自己的晶圆厂，需要完全依赖台积电。随着英特尔未来数年内不断扩大产能，以及在先进制程工艺上加大研发投入，可能到某个时间点，就会将订单拉回到自己的晶圆厂，未来或许只是将小部分芯片或模块交予台积电制造。这可能造成台积电的产能无法充分运用，导致成本进一步上升，将承担非常大的运营风险。

台积电希望英特尔能预付订金，才愿意替英特尔设立专门的N3制程节点生产线。英特尔当然也不希望自己轻易地被绑定，帕特-基尔辛格曾表示使用第三方代工是为了更灵活地分配生产安排，以及更好地利用先进半导体工艺技术，并不意味着会依赖于第三方晶圆代工厂。英特尔和台积电都在权衡具体合作对各自营运利弊的影响，两位业界巨头之间的最终抉择，很可能会影响未来双方甚至整个业界的走向。

据DigiTime报道，英特尔CEO帕特-基尔辛格（Pat Gelsinger）将会与台积电总裁魏哲家会面，商讨N3制程节点产能和未来的一些合作细节。由于双方存在一定的竞争关系，估计将权衡具体合作对各自营运利弊的影响。据了解，英特尔和台积电的合作至少持续到2025年的后N2制程节点时代。随着合作的深入，预计英特尔在2023年将跃升为台积电前三大客户，成为台积电未来几年营收持续增长的关键来源。

对台积电而言，到了N7制程节点以下的先进工艺，使用的客户并不多，因为成本实在太高了。很大一部分客户，也就停留在N7制程节点。目前台积电N5及以下制程节点的用户包括有苹果、联发科、高通、AMD、英伟达、赛灵思、谷歌、特斯拉和中国大陆的部分厂商，部分客户的产能需求也不大。到了N3制程节点，现在仅剩下苹果和英特尔。由于英特尔对先进工艺的产能需求相当迫切，同时产能需求量大，会加速台积电回收研发成本。

据TechTaiwan报道，台积电近期已经在Fab 18中启动了3nm芯片的试生产，按照时间表，第一批3nm芯片将会在2023年初出货。台积电N3制程节点专为智能手机和高性能计算（HPC）芯片而设计，在N5制程节点上进一步应用极紫外光刻（EUV）技术，光罩层数将超过20层。台积电承诺N3工艺相比N5工艺，性能可提高10%-15%，或者降低25%-30%的功耗。

早有传闻英特尔和苹果已率先获得台积电N3制程节点的产能，前者会将该工艺使用在2023年发布的Meteor Lake上，制造GPU模块。据DigiTimes报道，台积电第一批N3制程节点的产能不到6万片晶圆，到2023年上半年，月产量将提高到4万片晶圆以上，产能非常有限。近期苹果和英特尔正在争夺有限的N3制程节点产能，英特尔高层人员甚至亲自到中国台湾与台积电管理层见面，希望进一步拉近关系争取更多产能配额，并商谈N2制程节点的合作。

据DigiTimes报道，英伟达下一代Hopper架构的H100 GPU以及Ada Lovelance架构的GeForce RTX 40系列GPU，均采用台积电5nm工艺制造。前者是英伟达面向数据中心和AI计算的产品，采用CoWoS先进封装，由于上一代的A100也选用了台积电，继续沿用同一晶圆代工厂并不奇怪。后者则是面向普通消费者的新一代游戏显卡，仍保留传统的设计，并不会像AMD基于RDNA 3架构的Navi 31那样采用MCM多芯片封装，全面转向台积电将对未来一段时间产能分配有较大影响。

虽然三星和英伟达在GeForce RTX 30系列上有良好的合作，特别是三星为得到英伟达这份大订单，提供了非常优惠的价格，但其8nm工艺无论在性能、产能还是良品率等各方面都并非那么让人满意，导致GPU供应上一直存在问题。台积电不一定会给予英伟达很好的价格，但半导体工艺上应该会有更好的保证。

据了解，这次英伟达Hopper架构和Ada Lovelance架构GPU供应链大军中，台积电负责晶圆制造；日月光及其控股的矽品拿下了绝大多数封装订单，GeForce RTX 40系列GPU将采用成熟的FC-BGA封装；测试部分则由京元电子取得，包括了晶圆测试（CP）、系统级测试（SLT）所需的探针卡、以及IC测试基座等；中华精测、旺矽科技、颖崴科技等都进入了此次供应链体系。事实上，矽品和京元电子这些都是英伟达长期的合作伙伴，前者一直负责英伟达HPC芯片的封测工作。这些供应链企业预计会在2021年年末，和2022年上半年陆续启动运转，以迎接英伟达GPU换代。

目前半导体业仍面临供应方面的影响，在2022年里，供不应求的情况会持续，提升产能、良品率、效能的重要性更为凸显。大多数企业都会更仔细地进行规划，以利用好手上的资源，不可避免地会往高端新品方向靠拢。这点在近期业界积极推广Wi-Fi 6/6E芯片，以及ABF基板供应短缺下，优先分配给服务器产能就能看出。

传闻旗舰产品AD102是一个600mm² 的大芯片，将配备18432个CUDA核心，性能在GA102基础上翻倍，搭配GDDR6X显存，位宽是384位。其拥有2.2 GHz的核心频率，可以提供81 TFLOP的计算性能（FP32）。顶级的GeForce RTX 40系列显卡的TDP将达到450W或以上，甚至达到600W的级别，将采用新式PCIe 5.0外接供电接口，以满足其供电方面的需求。预计新一代Ada Lovelace架构GPU会在2022年第四季度发布，以取代Ampere架构的GeForce RTX 30系列。

不过对于游戏玩家而言，是否能以合理的价格买到新显卡仍然是最大的问题。

台积电（TSMC）作为世界上最大的集成电路制造商，拥有众多的客户。在目前产能紧张的时期，成为各大半导体企业争抢产能的对象。台积电的官方文件显示，截至2021年9月30日，从客户处收到了约38.25亿美元的预付款，以为其保留产能。台积电在2021年第三季度的收入约为149.26亿美元，相比之下38.25亿美元也是一笔可观的收入了。

这些预付款是根据双方的协议条款支付的，所以台积电不会马上将其确认为收入，而客户也不会将其确认为库存。预付款的处理是双方商议决定的，当协议中的条款满足对应条件的时候就会触发。台积电没有在文件里透露愿意接受预付款条款的客户，但像苹果、AMD和英伟达这样的大企业肯定是最有可能的。

根据英伟达官方此前的声明，截至2021年8月1日，其预付款为1.95亿美元，高于2021年1月31日的1.42亿美元。不过英伟达没有透露具体是向谁支付的，有可能是三星或台积电。英伟达表示，这是为了确保产能的供应，未来也会继续这么做。

AMD也支付了大量的预付款，截至2021年9月25日，其预付款总额为3.55亿美元，高于一年前的2.99亿美元。

此外，台积电还公布了今年10月份的营收情况，显示当月收入有大概13%的同比增长，然而环比却下降了11.9%。相比2020年的前十个月，台积电在2021年前十个月的收入增长了17%，而10月份出现的环比下降，很可能是为半导体行业的调整库存和接下来的需求减少提前做准备。

有传言指，台积电在今年最后一个季度的增长可能会被5G调制解调器的订单减少而拖累，可能增长幅度会降至5%。此外，有专业投资机构的报告指，由于新的制造工艺成本上升，台积电的毛利率可能会降到50%以下。

近日，Cadence（楷登电子）宣布推出PCIe 6.0 IP测试芯片设计套件，让芯片开发人员能够在其设计中实现对PCIe 6.0的支持并进行测试，其支持Cadence的智能系统设计战略（Intelligent System Design），实现了SoC的卓越设计。据Cadence介绍，早期的开发人员已开始探索新一代的PCIe 6.0规范，利用Cadence和台积电（TSMC）的技术，或许会在2022年-2023年加入到芯片设计中。

这款面向PCIe 6.0 IP测试芯片设计套件包括基于DSP的高性能PHY和功能丰富的配套控制器，为为超大规模计算和5G通信的新一代应用提供优化的性能和吞吐量。在今年7月份，Cadence的PCIe 6.0子系统测试芯片在台积电N5制程节点上完成流片，其集成了第二代功耗、性能和面积（PPA）优化的PCIe 6.0 PHY与PCIe 6.0控制器。

在PCIe 6.0规范中，数据传输速率从PCIe 5.0的32 GT/s和PCIe 4.0的16 GT/s提高到每引脚64 GT/s，PCIe 6.0 ×16通道单向理论数据传输速度达到了128 GB/s（双向256 GB/s）。为了提高数据传输速率和带宽，新接口采用了四级脉冲振幅调制（PAM4）信令，这种信令也被用于像InfiniBand这种高端网络技术以及GDDR6X内存等地方。此外，PCIe 6.0还采用了低延迟前向纠错（FEC），以确保高效率运行。

既然无法跃进到下一个制程节点，仍停留在N5制程节点，苹果新一代A系列芯片仍会在工艺上进行优化。据Wccftech报道，苹果很可能会在A16 Bionic采用N4工艺。台积电的N4工艺是以现有的N5工艺为基础进行优化，可以提供更多的PPA（功率、性能、面积）优势，但保持了相同的设计规则、设计基础设施、SPICE模拟程序和IP。由于在N4工艺上进一步扩大EUV光刻工具设备的使用范围，还可以减少掩模数量、工艺步骤、风险和成本。

虽然苹果在很早已经向台积电下单N3工艺的订单，产能上有优先分配权，但是如果台积电的量产进度实在无法赶上，双方就需要研究其他的对策了。目前距离iPhone 14系列推出还有大概一年左右的时间，事情仍存在变数，不过采用4nm工艺制造A16 Bionic似乎是一个更为合理方案。

前一段时间，台积电宣布推出N4P工艺。作为N5制程节点的第三次重大改进，性能比最早期的N5工艺提高了11%，也比N4工艺提高了6%。与N5工艺相比，还有22%的能效提升，以及6%的晶体管密度提升。或许苹果可以考虑一下这种解决方案，可行性应该更高。

据Theinformation报道，目前台积电正在采用5nm工艺生产iPhone 13系列所使用的A15 Bionic，并努力向3nm制程节点过渡。苹果也希望iPhone 14系列搭载的A16 Bionic可以采用这项工艺制造，更先进的工艺可以降低功耗，提供更长的电池续航时间。不过苹果的计划可能要改变了，A16 Bionic很可能来不及等台积电的3nm工艺量产。

这意味着iPhone手机的芯片将第一次连续三年卡在同一个制程节点上（即便采用N4工艺仍属于N5制程节点），这是有史以来的第一次。同时，苹果也给予了竞争对手更多的追赶时间。对于部分消费者而言，或许更换iPhone手机的计划可以再推迟一年。

根据台积电之前的说法，这个称为N3的制程节点仍使用FinFET晶体管的结构，有望在2022年下半年量产N3制程节点，并计划推出名为N3E的增强型3nm工艺，量产时间为2023年下半年。此前已经有不少人担心苹果新款芯片会受到工艺延期拖累，可能这次真的会发生。

N4P工艺和此前N4工艺一样，提供了更多的PPA（功率、性能、面积）优势，但保持了相同的设计规则、设计基础设施、SPICE模拟程序和IP。基于原有N5工艺的产品，可以轻松迁往N4P工艺，这可以更好地实现客户投资最大化，而且可以提供更快、更节能的产品。虽然N4P工艺并不是革命性的制造工艺，但对于台积电现有客户来说，未来几年很可能会用在部分主流产品上。

台积电认为，通过N4P工艺加强了先进逻辑半导体技术组合，提供的每种技术都会有独特的性能、能效和成本组合。经过优化的N4P工艺，或许可以为HPC和移动产品进一步提供增强的先进技术平台。