据相关媒体报道，台积电已经计划提高明年月度CoWoS产能目标，在原有基础上提升20%，达到每月35000片晶圆，以满足激增的市场需求。过去一段时间里，由于台积电CoWoS产能不足，导致英伟达数据中心GPU长期供应紧缺，同时其他几间主要的芯片设计公司也希望获得更多的CoWoS产能，以制造更为先进的芯片。

近日台积电董事长刘德音曾向媒体表示，正在努力满足客户对于CoWoS产能的需求，但只能支持大约80%的潜在订单。随着英伟达H200的到来，对CoWoS产能的需求只高不低，有消息人士称，可能要消耗掉台积电60%的CoWoS产能。

事实上，提高先进封装的产能并不完全在台积电的掌控范围内，毕竟需要供应链的配合，比如材料也要相对应增加产量。台积电总裁兼联合行政总裁魏哲家已经表态，到2024年底要将CoWoS产能翻一番，这是现阶段制约先进芯片生产的关键点。

据Wccftech报道，经过台积电的不断努力，目前CoWoS封装产能已提高至每月15000片，英伟达占用了其中40%的部分，而AMD则占据了8%。英伟达急剧增加的订单也促使台积电在今年早些时候启动了对应的流程，以应付CoWoS封装产能的提升。传闻到2024年上半年，台积电可能会将CoWoS封装产能进一步提高至每月20000片。

如果对比之前报道中出现的数据，可以发现台积电的CoWoS封装产能提升速度比预期的要更快。数月前有消息称，台积电计划2023年底前将现有的CoWoS封装产能从每月8000片提高到11000片，到2024年底时再进一步提高到14500片至16600片，现在台积电已提前达成目标。

此外，台积电还与多家企业合作，将部分封装订单外包出去，这可以提升20%的产能。其中包括了日月光（ASE）和联华电子（UMC）都在9月接到了订单，在英伟达的封装供应链中发挥关键作用。英伟达正计划将其封装供应链多元化，已联系日月光和联华电子提供相关技术，作为台积电的后备缓解部分压力。

在英特尔看来，Intel 20A和Intel 18A分别属于2nm和1.8nm级别，有可能比台积电同级别制造工艺更早上线，而且有RibbonFET全环绕栅极晶体管和PowerVia背面供电技术加持，所以技术上领先于对方。显然台积电持不同的看法，虽然其3nm制程节点的N3、N3E、N3P和N3X等工艺仅依赖于成熟的FinFET晶体管和传统的供电设计，但是技术运用上更为娴熟，实际效果并不比对方差。

台积电计划在2nm制程节点采用Gate-all-around FETs（GAAFET）晶体管，同时将使用背面供电（BSPD）技术来提高性能，制造的过程仍依赖于现有的极紫外（EUV）光刻技术。台积电认为引入新一代技术后，N2工艺将在功率、性能、面积上全面胜出。

台积电在2023年第三季度的净利润为2110亿新台币（约合人民币477.28亿元），摊薄后每股收益为新台币8.14元（1.29美元每ADR单位），相比去年同期两者均减少了24.9%。如果与2023年第二季度的财报比较，2023年第三季度的净利润增加了16.1%。

在2023年第二季度，台积电的毛利率、营业利润率和税后纯益率分别为54.1%、42%和37.8%。到了2023年第三季度，台积电的毛利率略微增加至54.3%，营业利润率降至41.7%，同时税后纯益率增加到38.6%。

在2023年第三季度里，3nm、5nm和7nm工艺的出货量分别占总收入的6%、37%和16%，三者相加达到了销售金额的59%，高于上一季度的53%，随着3nm工艺进入大批量生产阶段，目前先进工艺占据了台积电接近六成的收入。目前在台积电的定义里，7nm或更先进的工艺都称为先进工艺。

台积电表示，2023年第三季度的营收得益于3nm工艺的量产和市场对5nm工艺有了更大的需求，不过部分收益被客户持续的库存调整所抵消。台积电预计2023年第四季度的业绩得到3nm工艺的有力支持，不过部分增益仍会被客户的库存调整抵消，该季度的收入将在188亿美元至196亿美元之间（假设新台币兑换美元的平均汇率为32兑1），毛利率在51.5%至53.5%之间，营业利润率在39.5%至41.5%之间。

张忠谋表示，尽管台积电的成功要归功于运营效率和大量投资研发，但随着地缘政治变化和竞争加剧，接下来台积电将面临越来越多的困难。虽然英特尔近两年不断推动其IDM 2.0战略，为打造世界一流的英特尔代工服务（IFS）投入了不少资源，同时还得到了美国政府的大力支持，但张忠谋认为英特尔不会对台积电构成实质性的威胁，除非在技术、良品率和定价等方面都提升至台积电的水平才会有机会。张忠谋并不太担心这种情况发生，称台积电可以克服困难，而英特尔代工服务仍将继续停留在台积电阴影下。

此外，张忠谋强调了半导体行业全球化和自由贸易的趋势减弱，原有的政策和商业战略被国家安全问题所取代，不过台积电依然能在半导体供应链中扮演重要角色。由于地缘政治紧张局势加剧，其他竞争对手可能会利用这一点来获得与台积电竞争中的优势，台积电将面临更多的挑战。

CFET晶体管将n和p两种MOS器件相互堆叠在一起，需要使用高精度和高功率的High-NA EUV光刻机来制造。其概念最初由IMEC研究所于2018年提出，虽然早期探索研究主要集中在学术界，不过英特尔和台积电已经冒险进入该领域，积极展开下一代晶体管架构的研究。

目前英特尔已建立了一个单片式3D CFET，将三条n-FET纳米片分布覆盖在三条p-FET纳米片之上，并保持30nm的垂直间隙。英特尔将报告取名为“采用电源通孔和直接背面组件触点60nm栅极间距的堆栈式CMOS逆变器演示”，描述了在60nm栅极间距上使用CFET的功能逆变器测试电路。该设计还采用垂直分层双电源漏外延和双金属闸极堆栈，并结合了英特尔的PowerVia背面供电技术。

台积电将讨论其实际操作CFET的方法，这是为制造逻辑芯片而量身定制的，具有48nm栅极间距。台积电的设计强调了层状n型纳米片晶体管置于p型晶体管之上，使其具有跨越六个数量级的开/关电流比。台积电已经证明了其设计的耐用性，90%以上的晶体管成功经受住了测试。不过台积电也承认，要充分利用CFET技术的能力，还有更多的功能需要吸收，目前正在进行的工作是实现这一目标的关键一步。

CFET技术为晶体管设计带来了明显的转变，其允许垂直堆栈两个晶体管安装在一个晶体管的面积内，可进一步提升芯片上晶体管的密度。这种设计不仅为提高空间使用提供解决方案，而且还促进了更精简的CMOS逻辑电路布局，有利于提高设计效率。CFET的既有结构可以减少寄生效应，从而为提高性能和功率效率创造了可能。此外，还能与背面供电等新技术相结合，可简化制程技术的复杂性。

据ChosunBiz报道，虽然三星和台积电都已量产了3nm工艺，不过两者都遇到了良品率方面的问题，都正在努力提高良品率及产量。三星在3nm工艺上采用下一代GAA（Gate-All-Around）晶体管技术，而台积电沿用了原有的FinFET晶体管技术，无论如何取舍和选择，似乎都没有逃过同一个难题，在新的制程节点都没有达到预期的良品率。

按照台积电的规划，在3nm制程节点上至少有5个不同的工艺，其中2个可以投产，接下来还会有N3P、N3X和N3AE。相比之下三星规划的工艺数量更少一些，只有3个，且仅有1个投产，就是目前称为3GAE的工艺，未来还会有3GAP和3GAP+。

据了解，目前三星和台积电在3nm工艺上的良品率分别为60%和50%，距离70%的及格线显然还差不少。从纸面数据来看，三星的良品率更高一些，但其基于的数字局限于某款加密货币所使用的专用芯片上，显然缺乏说服力。有业内人士表示，三星实际的良品率可能还不到50%，想要吸引大客户至少要达到70%以上。

去年台积电带来了3Dblox开放标准，旨在模块化和简化半导体行业的3D IC设计解决方案，现在已成为未来3D集成电路发展的关键推动者。台积电在今年的OIP论坛上，宣布推出新的3Dblox 2.0开放标准，具备早期3D IC设计能力，以进一步提高设计效率。台积电还会成立3Dblox委员会，作为一个独立的标准组织，目标是创建一个行业范围的规范，使系统设计能够使用来自任何供应商的小芯片。

3Dblox 2.0通过创新的早期设计解决方案，为3D架构探索提供了可行性研究，业界首次将功率规格和3D物理结构放在一个整体环境中，并模拟整个3D IC系统的功率和发热。同时3Dblox 2.0还支持芯片设计重用功能，如芯片镜像，以进一步提高设计效率。目前3Dblox 2.0已赢得了台积电EDA主要合作伙伴的支持，开发了完全支持台积电所有3DFabric产品的设计解决方案。

在过去一年里，3DFabric联盟发展迅速，继续推动存储、基板、测试、制造及封装集成的发展，使其全面的3D芯片堆叠和先进的封装技术更容易为每个客户所使用。目前台积电致力于为客户提供全方位的成熟解决方案和服务，3DFabric联盟的合作伙伴数量也由最初的19个增加至21个。

AMD最早采用3nm工艺的是EPYC服务器处理器，如无意外也会在2024年下半年出现。随着市场回暖，高通和联发科也计划在2024年下半年采用台积电的3nm工艺。虽然三星更早进入3nm代工市场，不过截至目前几乎所有大的订单都是集中在台积电手上。

此前有报道称，台积电的3nm产能利用率可能会下降，2024至2025年年间大概在每月7万片到8万片晶圆。即便现在接连传出利好消息，台积电的3nm产能规划仍然比较保守，现阶段对2024年3nm月产能规划也就提升至10万片晶圆。

值得注意的还有英特尔，由于高度不确定性，台积电并没有将其纳入统计中。如果下一代Arrow Lake如传言那样将部分计算模块改用台积电的3nm工艺，那就是额外的进补。

面对人工智能产品的强劲需求，台积电投资了数十亿美元来提升封装产能，比如今年7月份，台积电宣布投资28.9亿美元在中国台湾兴建一家新的封装和测试厂。台积电希望到2024年下半年，能够将封装产能提高至每月3万片，以缓解先进封装产能不足带来的压力。

台积电还从联华电子（UMC）采购CoWoS封装所需要的中介层，目前已收到第一批订单。由于台积电急于在本财年结束前满足大批量人工智能芯片订单的需求，联华电子计划将其位于新加坡的工厂的产能提高一倍，从每月3000片提升至6000片。据了解，如果台积电的生产线实在难以应付，还会将部分封装订单外包给日月光。

另外一个好消息是英伟达继续追加数据中心GPU的订单，加上AMD等厂商的一些紧急订单，让台积电可以维持较高的产能利用率，为其业绩提供了更有力的保障。现在最大的问题是，台积电在先进封装方面的产能十分紧张，为此在原有产能扩充目标基础上，再追加了30%的先进封装设备订单，这也凸显了当下人工智能（AI）市场的火热。据了解，英伟达是目前台积电CoWoS封装的最大客户，占据了60%的产能。

预计台积电会在明年上半年逐步完成先进封装设备的交机和装机，而先进封装月产能也从原来的1.5万片到2万片晶圆，提升至2.5万片以上，这也让台积电有更充裕的先进封装产能承接用于人工智能芯片的订单。台积电希望到2024年下半年，能够缓解先进封装产能的压力。

台积电在竹科宝山二期兴建Fab20晶圆厂，共规划了四座12英寸晶圆厂（P1-P4），是新一代N2工艺的启动点，原先安排在2024年下半年进入风险性试产，2025年进入量产阶段。由于受到半导体需求下降、客户采购不明朗等因素影响，台积电开始放缓了工厂的建设。高雄的新厂几乎与宝山同步启动，原计划仅比后者慢一个月，现在不确定是否也会放慢速度。台中的新厂计划已经得到了当地主管部门的批准，不过要等到明年才开始动工，传闻随着计划的改变，台积电或许会让其跳过2nm制程节点，直接递进到1.4nm制程节点。

与三星在3nm制程节点就已引入GAA晶体管架构不同，台积电在3nm制程节点上仍使用FinFET晶体管架构。由于技术难度较大，三星3nm GAA工艺在量产初期就遇到了良品率方面的挑战，台积电很可能也会面临类似的问题。传闻市场因素结合技术原因，让台积电决定将N2工艺的研发生产时间延后，量产时间较大概率推迟到2026年。

台积电总裁魏哲家去年曾表示，N2制程节点将如预期那样使用Gate-all-around FETs（GAAFET）晶体管，制造的过程仍依赖于现有的极紫外（EUV）光刻技术，预计2024年末将做好风险生产的准备，并在2025年末进入大批量生产，客户在2026年就能收到首批2nm芯片。

有报道称，台积电2nm代工价接近2.5万美元，比现有3nm代工价高出了约25%，而苹果将成为新工艺的首个客户，iPhone的定价很可能水涨船高，继续抬升。传闻过渡到2nm工艺之前，苹果会以N3E、N3P和N3X的顺序在3nm制程节点上递进。

英伟达或许会跟进苹果，在2026年采用台积电2nm工艺制造下一代人工智能芯片。目前台积电、苹果和英伟达都投资了Arm，这将有利于台积电加强与苹果和英伟达的合作，并确保2nm订单。

过去的几个月里，以ChatGPT为首的人工智能工具在全球范围内掀起了一股热潮，对英伟达A100和H100这样的数据中心GPU的需求大幅度提高，这也让台积电的先进封装产能变得紧张，为此还紧急订购新的设备，以满足英伟达不断增长的需求。

现阶段台积电本身就有扩大先进封装产能的需求，而且Fab21是面向当地客户的芯片生产基地，配套打造先进封装设施似乎也在情理之中。不过台积电并没有承认有关先进封装厂的谈判，只是对未来几年建立更加紧密的合作表示乐观。

高盛证券每月解释下调台积电收入预期的原因，可能与市场变化及台积电的政策调整有关。虽然台积电在全球多处有新建晶圆厂的工程，不过随着产能需求减弱，最终还是选择削减了资本支出的预算，减缓了部分项目的进度。

不过高盛证券对于台积电在行业中的领导地位持乐观态度，因为一定程度上已经有垄断性，特别是高性能计算和人工智能领域的芯片制造方面，订单量仍然保持稳定，收入应该会保持同比增长。